-
公开(公告)号:CN103578954B
公开(公告)日:2016-06-22
申请号:CN201210495541.7
申请日:2012-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/423
CPC classification number: H01L29/4966 , H01L29/517 , H01L29/66477 , H01L29/66545 , H01L29/78
Abstract: 本发明公开了一种制造半导体集成电路(IC)的方法。该方法包括:提供半导体衬底并在其中形成栅极沟槽。该方法还包括:用功函数(WF)金属堆叠件部分地填充该栅极沟槽,并用伪填充材料(DFM)在该WF金属堆叠件上方填充剩余的栅极沟槽。子栅极沟槽通过在该栅极沟槽中回蚀该WF金属堆叠件形成,并用绝缘保护层填充,从而在该栅极沟槽中形成绝缘区。DFM被完全去除,从而在该栅极沟槽中形成MG中心沟槽(MGCT),其用填充金属填充。本发明提供具有金属栅极的半导体集成电路。
-
公开(公告)号:CN103219367B
公开(公告)日:2016-04-06
申请号:CN201210195125.5
申请日:2012-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/66545 , H01L21/823807 , H01L21/823821 , H01L21/823828 , H01L27/0924 , H01L29/0649 , H01L29/66795 , H01L29/785
Abstract: 本发明涉及一种FinFET。该FinFET包括形成在衬底上方的鳍状结构。栅极介电层至少部分地包裹鳍状结构的一部分。该栅极介电层包含高-k栅极介电材料。该FinFET包括共形地形成在栅极介电层上的多晶硅层。该FinFET包括形成在多晶硅层上方的金属栅电极层。本发明提供了一种制造FinFET的方法。该方法包括提供鳍状结构,该鳍状结构包含半导体材料。该方法包括:在鳍状结构上方形成栅极介电层;栅极介电层至少部分地包裹鳍状结构。该方法包括在栅极介电层上方形成多晶硅层,其中以共形方式形成多晶硅层。该方法包括在多晶硅层上方形成伪栅极层。本发明提供一种用于FinFET器件的具有共形多晶硅层的复合伪栅极。
-
公开(公告)号:CN103578954A
公开(公告)日:2014-02-12
申请号:CN201210495541.7
申请日:2012-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/423
CPC classification number: H01L29/4966 , H01L29/517 , H01L29/66477 , H01L29/66545 , H01L29/78
Abstract: 本发明公开了一种制造半导体集成电路(IC)的方法。该方法包括:提供半导体衬底并在其中形成栅极沟槽。该方法还包括:用功函数(WF)金属堆叠件部分地填充该栅极沟槽,并用伪填充材料(DFM)在该WF金属堆叠件上方填充剩余的栅极沟槽。子栅极沟槽通过在该栅极沟槽中回蚀该WF金属堆叠件形成,并用绝缘保护层填充,从而在该栅极沟槽中形成绝缘区。DFM被完全去除,从而在该栅极沟槽中形成MG中心沟槽(MGCT),其用填充金属填充。本发明提供具有金属栅极的半导体集成电路。
-
公开(公告)号:CN103456775A
公开(公告)日:2013-12-18
申请号:CN201310052078.3
申请日:2013-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/78 , H01L21/283 , H01L21/823842 , H01L29/4966 , H01L29/4983 , H01L29/66545
Abstract: 本发明涉及集成电路制造,更具体地涉及半导体器件的金属栅电极。用于半导体器件的示例性结构包括:衬底,包括主表面;第一矩形栅电极,位于主表面上并包括第一多层材料层;第一介电材料,与第一矩形栅电极的一侧相邻;以及第二介电材料,与第一矩形栅电极的另外三侧相邻,第一介电材料和第二介电材料共同围绕第一矩形栅电极。
-
公开(公告)号:CN113113297B
公开(公告)日:2025-02-07
申请号:CN202110203028.5
申请日:2021-02-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文叙述半导体装置及其形成方法。前述方法包括:沉积虚设栅极材料层在蚀刻至基板上的鳍片之上。然后形成栅极遮罩于在鳍片的通道区域中的虚设栅极材料层之上。使用栅极遮罩,蚀刻虚设栅极电极至虚设栅极材料。然后沉积顶部间隔物于栅极遮罩之上且沿着虚设栅极电极的顶部的侧壁。然后蚀刻穿过虚设栅极材料的剩余部分且穿过鳍片的开口。然后沿着开口的侧壁形成底部间隙物,且底部间隔物使开口与虚设栅极电极的底部分离。然后形成源极/漏极区域在开口中,且以金属栅极堆叠物取代虚设栅极电极。
-
公开(公告)号:CN108807182B
公开(公告)日:2023-11-03
申请号:CN201711294959.0
申请日:2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 半导体装置的制造方法包含在第一鳍片上方形成金属栅极结构,金属栅极结构被第一介电材料环绕,以及在第一介电材料上方形成盖层,金属栅极结构与盖层之间的蚀刻选择性超过预定的临界值。半导体装置的制造方法也包含在第一鳍片和第一介电材料上方形成图案化的硬掩模层,其中图案化的硬掩模层的开口将金属栅极结构的一部分和盖层的一部分暴露出来。半导体装置的制造方法还包含移除由图案化的硬掩模层的开口暴露出的金属栅极结构的一部分。
-
公开(公告)号:CN110610859B
公开(公告)日:2022-11-29
申请号:CN201811178401.0
申请日:2018-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本公开涉及用于形成鳍式场效应晶体管的方法以及半导体器件。一种方法包括:在半导体区域上方形成虚设栅极电极层,在虚设栅极电极层上方形成掩模条带,以及使用掩模条带作为第一刻蚀掩模来执行第一刻蚀工艺以图案化虚设栅极电极层的较上部分。虚设栅极电极层的较上部分的剩余部分形成虚设栅极电极的较上部。该方法还包括在虚设栅极电极的较上部的侧壁上形成保护层,并在虚设栅极电极层的较下部分上执行第二刻蚀工艺以形成虚设栅极电极的较下部,并且保护层和掩模条带被组合用作第二刻蚀掩模。用替换栅极堆叠替换虚设栅极电极和下面的虚设栅极电介质。
-
公开(公告)号:CN115332246A
公开(公告)日:2022-11-11
申请号:CN202210677620.3
申请日:2022-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体装置,包括基板、鳍状物、栅极结构及第一源极/漏极结构。鳍状物形成于基板上并沿着第一方向延伸。栅极结构跨过鳍状物并沿着第二方向延伸,且第二方向垂直于第一方向。第一源极/漏极结构沿着第一方向耦接至鳍状物的第一末端。栅极结构包括沿着第一方向朝第一源极/漏极结构凸起的第一部分。凸起的第一部分的尖端边缘垂直高于栅极结构的下表面。
-
公开(公告)号:CN115249703A
公开(公告)日:2022-10-28
申请号:CN202210626197.4
申请日:2022-06-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 半导体装置包括基板。半导体装置包括介电鳍状物,其形成于基板上并沿着第一方向延伸。半导体装置包括栅极隔离结构垂直地位于介电鳍状物上。半导体装置包括栅极结构沿着第二方向延伸,且第二方向垂直于第一方向。栅极结构包括隔有栅极隔离结构与介电鳍状物的第一部分与第二部分。栅极结构的第一部分具有第一鸟嘴轮廓,且栅极结构的第二部分具有第二鸟嘴轮廓。第一鸟嘴轮廓与第二鸟嘴轮廓指向彼此。
-
公开(公告)号:CN114975255A
公开(公告)日:2022-08-30
申请号:CN202210237058.2
申请日:2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开提出一种半导体装置。第一区中的半导体装置包括隔有第一距离的第一非平面半导体结构;以及第一隔离区,包含第一层与第二层且一起埋置每一第一非平面半导体结构的下侧部分。第一隔离区的第一层与第二层的至少一者为固化态。第二区中的半导体装置包括隔有第二距离的第二非平面半导体结构;以及第二隔离区,包含第一层与第二层且一起埋置每一第二非平面半导体结构的下侧部分。第二隔离区的第一层与第二层的至少一者为固化态。
-
-
-
-
-
-
-
-
-