公开(公告)号：CN112582365A

公开(公告)日：2021-03-30

申请号：CN202011022865.X

申请日：2020-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 半导体封装件包括互连结构，该互连结构包括再分布结构、位于再分布结构上方的绝缘层以及位于绝缘层上的导电柱，其中导电柱连接至再分布结构，其中互连结构没有有源器件；布线衬底，包括位于芯衬底上方的布线层，其中互连结构通过焊料接头接合至布线衬底，其中每个焊料接头将导电柱中的导电柱接合至布线层；围绕导电柱和焊料接头的底部填充物；以及包括连接至布线结构的半导体管芯的半导体器件，其中布线结构作为布线衬底接合至互连结构的相对侧。本发明的实施例还涉及封装件及其形成方法。

公开(公告)号：CN105789062B

公开(公告)日：2021-02-26

申请号：CN201410817657.7

申请日：2014-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶德强 ,  陈宪伟

IPC: H01L21/56 ,  H01L23/31

Abstract: 本文讨论了封装件的形成方法和结构。在实施例中，方法包括形成背侧重分布结构，以及在形成背侧重分布结构之后，将第一集成电路管芯粘附至背侧重分布结构。该方法还包括用密封剂密封背侧重分布结构上的第一集成电路管芯，在密封剂上形成前侧重分布结构，以及将第二集成电路管芯电连接至第一集成电路管芯。第二集成电路管芯通过机械附接至前侧重分布结构的第一外部电连接件电连接至第一集成电路管芯。

公开(公告)号：CN112397395A

公开(公告)日：2021-02-23

申请号：CN202010376320.2

申请日：2020-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  黄见翎

IPC: H01L21/50 ,  H01L21/56

Abstract: 本发明提供一种用于半导体封装的方法，包含在载体上方涂布离型膜。载体包含具有第一热膨胀系数(CTE)的第一材料和具有不同于第一热膨胀系数的第二热膨胀系数的第二材料。方法进一步包含将器件管芯放置在离型膜上方、将器件管芯包封在包封体中以及平面化包封体直到露出器件管芯。本发明校正由扇出型结构产生的翘曲。

公开(公告)号：CN109585309B

公开(公告)日：2021-02-09

申请号：CN201810979949.9

申请日：2018-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄子松 ,  余振华 ,  郭鸿毅 ,  蔡豪益 ,  曾明鸿

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/58

Abstract: 本发明的实施例公开了半导体器件及其形成方法。在一个实施例中，一种半导体器件包括：在第一介电层上的导电屏蔽件；在第一介电层和导电屏蔽件上的第二介电层，第一和第二介电层围绕导电屏蔽件，第二介电层包括：沿着导电屏蔽件的外围设置的第一部分；延伸穿过导电屏蔽件的中心区域的第二部分；以及延伸穿过导电屏蔽件的通道区的第三部分，第三部分将第一部分连接至第二部分；在第二介电层上的线圈，线圈设置在导电屏蔽件上方；在第二介电层上的集成电路管芯，集成电路管芯设置在线圈的外部；以及围绕线圈和集成电路管芯的密封剂，密封剂、集成电路管芯和线圈的顶表面是平齐的。

公开(公告)号：CN108695166B

公开(公告)日：2021-02-09

申请号：CN201711286530.7

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  余振华

IPC: H01L21/56 ,  H01L21/60 ,  H01L21/48 ,  H01L23/31 ,  H01L23/485

Abstract: 一种方法，包括：形成多个介电层；在多个介电层中形成多个再分布线；蚀刻多个介电层以形成开口；填充开口以形成穿透多个介电层的介电通孔；在介电通孔和多个介电层上方形成绝缘层；在介电层中形成多个接合焊盘；以及通过混合接合将器件接合至绝缘层和多个接合焊盘的一部分。本发明的实施例还涉及封装件及其形成方法。

公开(公告)号：CN112310049A

公开(公告)日：2021-02-02

申请号：CN201911022496.1

申请日：2019-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/488

Abstract: 本发明实施例提供集成电路封装及其形成方法。一种集成电路封装包括多个集成电路、第一包封体、第一重布线结构、多个导电柱、第二重布线结构、第二包封体以及第三重布线结构。第一包封体包封集成电路。第一重布线结构设置在第一包封体之上且电连接到集成电路。导电柱设置在第一重布线结构之上。导电柱设置在第一重布线结构与第二重布线结构之间且电连接到第一重布线结构及第二重布线结构。第二包封体包封导电柱且设置在第一重布线结构与第二重布线结构之间。第三重布线结构设置在第二重布线结构之上且电连接到第二重布线结构，其中第三重布线结构的线宽度大于第二重布线结构的线宽度。

公开(公告)号：CN112242339A

公开(公告)日：2021-01-19

申请号：CN201911066032.0

申请日：2019-11-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郭宏瑞 ,  李明潭

IPC: H01L21/683

Abstract: 一种用于固定晶圆的装置包括：夹盘；至少一个O形环，设置在所述夹盘上；真空系统，连接到所述夹盘以使所述真空系统包括穿过所述夹盘的多个真空孔，所述多个真空孔连接到一个或多个真空泵；以及控制器，被配置成控制所述至少一个O形环相对于所述夹盘的顶表面的高度。所述控制器连接到压力传感器，所述压力传感器能够检测真空。所述至少一个O形环可包括多个O形环。

公开(公告)号：CN112241111A

公开(公告)日：2021-01-19

申请号：CN201910912605.0

申请日：2019-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郭宏瑞 ,  李明潭

IPC: G03F7/20 ,  G03F9/00

Abstract: 一种图案化衬底的方法，包括：将衬底放置在光刻系统的载物台上；测量在所述衬底上的第一位置处所述衬底的第一高度；测量在所述衬底上的第二位置处所述衬底的第二高度；以及对所述衬底执行光刻图案化工艺，包括：将图案化辐射束指向所述衬底；横向移动所述载物台以使所述衬底的所述第一位置与所述图案化辐射束对准；垂直移动所述载物台到第一垂直位置，所述第一垂直位置是基于所述第一高度；横向移动所述载物台以使所述衬底的所述第二位置与所述图案化辐射束对准；以及垂直移动所述载物台到第二垂直位置，所述第二垂直位置是基于所述第二高度。

公开(公告)号：CN109524314B

公开(公告)日：2020-11-27

申请号：CN201711279542.7

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/485

Abstract: 本申请的实施例提供了一种形成封装件的方法，包括：形成多个介电层；在多个介电层中形成多个再分布线；在多个介电层中形成堆叠通孔，其中，堆叠通孔形成贯穿多个介电层的连续的电连接件；在堆叠通孔和多个介电层上方形成介电层；在介电层中形成多个接合焊盘；以及通过混合接合将器件管芯接合至介电层和多个接合焊盘的第一部分。本申请的实施例还提供了另一种形成封装件的方法以及一种封装件。

公开(公告)号：CN111384043A

公开(公告)日：2020-07-07

申请号：CN201911358692.6

申请日：2019-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖季晖 ,  郑淑蓉 ,  潘国龙 ,  郭庭豪 ,  蔡豪益 ,  刘重希 ,  余振华

IPC: H01L25/16 ,  H01L23/485 ,  H01L23/528 ,  H01L21/56 ,  H01L21/60

Abstract: 公开了封装的半导体器件及其形成方法，封装的半导体器件包括设置在电源模块和包含集成电路的封装件之间的包含集成无源器件的封装组件。在实施例中，一种器件包括：第一封装组件，包括第一集成电路管芯；第一密封剂，至少部分地围绕第一集成电路管芯；以及再分布结构，位于第一密封剂上并且耦合至第一集成电路管芯；第二封装组件，接合到第一封装组件，第二封装组件包括集成无源器件；以及第二密封剂，至少部分地围绕集成无源器件；以及电源模块，通过第二封装组件附接到第一封装组件。本发明的实施例还涉及半导体器件及其形成方法。