高电子迁移率晶体管的制造方法及高电子迁移率晶体管

    公开(公告)号:CN107623030A

    公开(公告)日:2018-01-23

    申请号:CN201710650735.2

    申请日:2017-08-02

    Abstract: 一种高电子迁移率晶体管的制造方法及高电子迁移率晶体管。所述制造方法包括:对清洗完成的晶圆,沉积Si3N4介质层;定义隔离区,在隔离区内填充SiO2;制备第一级栅极窗口;在晶圆表面沉积栅介质层后,再次在第一级栅极窗口内制备第二级栅极窗口;沉积栅极金属;制备源极窗口和漏极窗口;沉积欧姆接触金属,并定义出源极金属电极区域、漏极金属电极区域、和栅极金属电极区域,由此形成具有2层金属场板的帽形栅结构;制备表面保护层,并对该保护层进行开孔,以打开源极金属电极区域、漏极金属电极区域、和栅极金属电极区域。

    基于分离存储的文件信息存储方法和文件信息读写方法

    公开(公告)号:CN104239438B

    公开(公告)日:2017-11-10

    申请号:CN201410437750.5

    申请日:2014-08-29

    Abstract: 本发明提供一种基于分离存储的文件信息存储方法和文件信息存储方法,所述文件信息存储方法包括以下步骤:检测记录步骤,检测文件中是否存在元数据存放地址的记录,否则跳至新建记录步骤,是则在记录有效时访问并读回元数据和抽取数据;更新元数据判断步骤,判断元数据文件中的内容是否发生改变,是则更新元数据文件后跳转至回填文件步骤,否则跳至回填文件步骤;回填文件步骤,回填抽取数据至文件中以恢复原文件内容;以及,新建记录步骤,新建一个分离存储的元数据存放地址的记录,在原文件中分出一段空间以存放该元数据存放地址,并将抽取数据与元数据一同分离存放至元数据文件。本发明将元数据分离存储,由文件维护自己的元数据存放记录。

    一种逆导型绝缘栅双极型晶体管

    公开(公告)号:CN104241349A

    公开(公告)日:2014-12-24

    申请号:CN201410488417.7

    申请日:2014-09-22

    CPC classification number: H01L29/06 H01L29/739 H01L29/7393 H01L29/36

    Abstract: 本申请公开了一种逆导型绝缘栅双极型晶体管,包括集电极、P型集电区、N型隧道掺杂区、N型阻挡层、N型漂移区、MOS区和栅极。P型集电区为简并掺杂区域,费米能级进入价带中;N型隧道掺杂区为掺杂浓度接近简并掺杂的区域,费米能级接近导带底但不进入导带;P型集电区的掺杂浓度比N型隧道掺杂区的掺杂浓度高。该晶体管通过引入N型隧道掺杂区,实现反向导通,因此在工艺制作上,背面无须刻蚀工艺。在工作中,由于没有普通逆导型IGBT集电极端的N型区域,不存在器件正向导通和反向导通时产生的电流集中问题;也不存在器件正向导通时的电压回跳现象。

    隧穿场效应晶体管
    54.
    发明公开

    公开(公告)号:CN103474459A

    公开(公告)日:2013-12-25

    申请号:CN201310403969.9

    申请日:2013-09-06

    Abstract: 本申请公开了一种隧穿场效应晶体管,包括栅电极层、栅介质层、源区、连通区和漏区,其中源区包括第一源区和第二源区,第二源区包括内层源区和外层源区,连通区包括扩展区和高阻区,内层源区和外层源区的材料掺杂类型相反,内层源区材料的禁带宽度小于外层源区材料的禁带宽度;外层源区覆盖内层源区所形成的接触面为曲面。本申请的有益效果是:通过将隧穿场效应晶体管的外层源区与内层源区的接触面形成曲面结构,增大了外层源区与内层源区的接触面积,增加了载流子通过接触面隧穿的几率,因此增大了开态电流,具有良好的电流驱动能力。

    一种无结场效应晶体管
    55.
    发明公开

    公开(公告)号:CN102779851A

    公开(公告)日:2012-11-14

    申请号:CN201210232954.6

    申请日:2012-07-06

    Abstract: 本申请公开了一种无结场效应晶体管,包括源区、沟道区和漏区,所述源区和漏区分别形成在沟道区两端,沟道区与漏区的掺杂类型一致,沟道区与漏区的浓度一致,所述源区为使源区与所述沟道区形成无势垒结的金属硅化物。与一般的无结晶体管相比,本申请的晶体管提升了无结器件的电流驱动能力,改善了无结器件性能的稳定性,为器件的进一步缩小和在集成电路中的应用提供一种新思路和方案。

    一种超结绝缘栅双极型晶体管

    公开(公告)号:CN102637733A

    公开(公告)日:2012-08-15

    申请号:CN201210121740.1

    申请日:2012-04-24

    Abstract: 本发明公开了一种超结绝缘栅双极型晶体管,包括P型衬底、N型基区、P柱和有源区,有源区包括P阱体区,P+阱区和N+阱区;P型衬底下端设置有电极,作为集电极引出;P型衬底上端为N型基区,N型基区内部一侧设置有P柱,P柱上方设置有源区,有源区上方设置有电极,作为发射极引出;N型基区内部未设置有P柱的另一侧上端设置有栅氧化层,栅氧化层上端设置有多晶硅栅,多晶硅栅上方设置有电极,作为栅极引出;P型衬底包括一个高掺杂浓度的衬底区,P型衬底的其余部分为相对低掺杂浓度的衬底区,掺杂浓度为衬底中P型硅的掺杂浓度。本发明通过SJIGBT结构的改进,增加了器件的耐压,器件具有较低的导通电压,同时提升了器件关断速度。

    一种场效应晶体管单脉冲雪崩能量检测系统和方法

    公开(公告)号:CN114636909B

    公开(公告)日:2024-06-14

    申请号:CN202210174248.4

    申请日:2022-02-25

    Inventor: 林信南

    Abstract: 本申请公开一种场效应晶体管单脉冲雪崩能量检测系统和方法,包括直流电源、测试电路、信号采集装置、信号发生器和雪崩能量获取装置。直流电源用于提供直流电源,测试电路用于与待检测的场效应晶体管进行连接,信号发生器用于向场效应晶体管的栅极发送方波信号,信号采集装置用于获取场效应晶体管的电压变化曲线图和电流变化曲线图,雪崩能量获取装置用于依据电压和电流变化曲线图获取场效应晶体管的雪崩能量。该系统和方法适用于任意碳化硅垂直双扩散型器件,可以快速得到用于雪崩能量测试的电压变化曲线图和电流变化曲线图,在曲线图获取场效应晶体管的雪崩能量参数时不需要根据器件的不同而设置不同的参数,具有一定的通用性。

    一种共源共栅级联结构的氮化镓器件

    公开(公告)号:CN109244057B

    公开(公告)日:2020-07-14

    申请号:CN201810770430.X

    申请日:2018-07-13

    Abstract: 本发明公开了一种封装基板及基于该基板形成的共源共栅氮化镓器件,该封装基板包括基板本体,基板本体的一个端面印制器件线路铜层,另一个端面印制热排气铜层,器件线路铜层包括第一铜层面和第二铜层面,第一铜层面和第二铜层面之间电气隔离;热排气铜层上设置有若干条延伸到基板边界的间隙。本发明优化了封装基板的结构和器件线路铜层的相对位置,改变封装基板器件线路铜层和硅器件及GaN器件的连线关系,不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布,同时,也把其中起主要的作用的共源寄生电感优化到了最小值。

    一种制备增强型GaN HEMT器件的凹槽栅刻蚀方法

    公开(公告)号:CN109841520A

    公开(公告)日:2019-06-04

    申请号:CN201910168911.8

    申请日:2019-03-06

    Inventor: 林信南 牛荣康

    Abstract: 本申请公开了一种制备增强型GaN HEMT器件的凹槽栅刻蚀方法。本申请制备增强型GaN HEMT器件的凹槽栅刻蚀方法,增强型GaN HEMT器件包括AlGaN/GaN异质结构,凹槽栅刻蚀方法包括,采用激光处理,使AlGaN/GaN材料表面发生氧化,然后在化学试剂作用下进行电化学刻蚀,去除氧化层,获得凹槽栅结构的增强型GaN HEMT器件。本申请的凹槽栅刻蚀方法,能有效控制刻蚀深度,可控性较高、便于操控;并且,本申请的凹槽栅刻蚀方法简单、易操作、产品一致性好,能大批量生产高品质的增强型GaN HEMT器件。本申请制备的增强型GaN HEMT器件品质高,能抑制功率器件泄漏电流,降低器件静态功耗。

    一种DMOS器件及其制造方法
    60.
    发明公开

    公开(公告)号:CN109742137A

    公开(公告)日:2019-05-10

    申请号:CN201811474151.5

    申请日:2018-12-04

    Inventor: 林信南 董宁钢

    Abstract: 本发明涉及晶体管技术领域,具体涉及一种DMOS器件及其制造方法,其中该器件包括半导体衬底,还包括:设置在衬底上的外延层、形成在外延层内的有P型体区以及P型体区内的N型源区;P型体区表面设置有多条沟槽;还包括形成在多条沟槽表面的栅极区域以及形成在栅极区域上的第一金属层、设置在栅极区域和第一金属层之间的介质层和设置在N型源区上的第二金属层。该器件可以有效减少该DMOS器件的导通电阻,改善器件在开关过程中栅漏电荷的积累和释放速度,改善了器件的短路性能,从而有效解决了低导通功率损失与低开关损失之间冲突的技术问题。

Patent Agency Ranking