公开(公告)号：CN102890910A

公开(公告)日：2013-01-23

申请号：CN201210389785.7

申请日：2012-10-15

Applicant: 北京大学

Inventor： 王漪 ,  王亮亮 ,  韩德栋 ,  蔡剑 ,  王薇 ,  耿友峰 ,  张盛东 ,  刘晓彦 ,  康晋锋

IPC: G09G3/20 ,  G09G3/32

Abstract: 本发明公开了一种同异步双栅TFT-OLED像素驱动电路及其驱动方法。本发明的像素驱动电路包括：第一晶体管、第二晶体管、存储电容和发光二极管；其中，第一晶体管为同步双栅薄膜晶体管，第二晶体管为异步双栅薄膜晶体管。本发明的像素驱动电路只在传统的2T1C电路的基础上引入一同步双栅结构和异步双栅结构，增加一预充电电压及一条反馈线，既有效增加了存储电容在非选通阶段对数据电压的保持效果，又有效地实现了驱动晶体管的阈值电压补偿，从而确保了显示器发光亮度的均匀性与稳定性。相比于大部分为实现数据保持和阈值补偿而采用的像素驱动电路，节省了晶体管、电容及控制线，大大简化了电路结构，从而提高了开口率和分辨率并降低了实现成本。

公开(公告)号：CN102842278A

公开(公告)日：2012-12-26

申请号：CN201210277113.7

申请日：2012-08-06

Applicant: 北京大学深圳研究生院 ,  昆山龙腾光电有限公司

Inventor： 张盛东 ,  郑灿 ,  廖聪维 ,  陈韬 ,  刘晓明 ,  戴文君 ,  钟德镇 ,  简庭宪

IPC: G09G3/20 ,  G09G3/36

Abstract: 本发明公开了一种栅极驱动电路单元、栅极驱动电路及一种显示器，其中栅极驱动电路单元包括：输入模块，在正向扫描控制信号和反向扫描控制信号的控制下，从信号输入端接收输入信号，控制驱动模块开启或关断；驱动模块，在输入模块的控制下，将第一时钟信号转送至信号输出端；低电平维持模块，用于将输出信号稳定在第一电压源的电位。本发明在正向、反向扫描控制信号的控制下可以实现双向栅极驱动电路的双向驱动功能，电路模块的利用率都是100%，且结构精简，采用较少的晶体管即实现了双向扫描功能。

公开(公告)号：CN102130014B

公开(公告)日：2012-11-07

申请号：CN201110001128.6

申请日：2011-01-05

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  韩汝琦 ,  韩德栋

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/8238

CPC classification number: H01L21/02488 ,  H01L21/02592 ,  H01L29/66795

Abstract: 本发明公开了一种FinFET晶体管制作方法，包括：在衬底上生成一介质条，以介质条为掩膜进行离子注入使其在衬底表面形成非晶层；在衬底上生成覆盖介质条的非晶半导体层，并将其进行热退火处理再结晶成单晶半导体层；对预设计为源漏区域的介质条的两端做相应的处理形成源漏区；在介质条不与源漏区域接触的两侧形成再结晶的半导体侧墙，去除侧墙之间的介质条，形成Fin体；在衬底和Fin体上生成牺牲层，并在Fin体的两侧形成保护侧墙，然后将其进行氧化处理，使Fin体与衬底隔离；去除保护侧墙和牺牲层，形成栅介质层和栅电极。利用该方法制造出的Fin体厚度可根据实际需要控制，尤其适合于对Fin体尺寸要求较高的晶体管的制作。

公开(公告)号：CN102637742A

公开(公告)日：2012-08-15

申请号：CN201210127626.X

申请日：2012-04-26

Applicant: 北京大学

Inventor： 韩德栋 ,  王漪 ,  蔡剑 ,  王亮亮 ,  任奕成 ,  张盛东 ,  孙雷 ,  刘晓彦 ,  康晋锋

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种氧化物半导体薄膜晶体管及其制备方法，属于半导体集成电路及其制造技术领域。本发明采用射频磁控溅射方法形成两层AlZnO薄膜材料作为有源区，且该两层AlZnO薄膜的氧离子含量不同。本发明氧化物半导体薄膜晶体管具有高迁移率，而且本发明制备方法和传统CMOS工艺相兼容，具有较高的实用价值，有望在未来的TFT集成电路中得到应用。

公开(公告)号：CN102254950A

公开(公告)日：2011-11-23

申请号：CN201110194121.0

申请日：2011-07-12

Applicant: 北京大学深圳研究生院

Inventor： 姚建可 ,  张盛东

IPC: H01L29/786 ,  H01L29/26 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/242 ,  H01L29/41733 ,  H01L29/4908 ,  H01L29/66969

Abstract: 本发明公开了一种Cu2O薄膜晶体管，该Cu2O薄膜晶体管的绝缘层和/或保护层为Cu3N薄膜。Cu3N薄膜是非晶结构且具有良好的绝缘性能。且与Cu2O薄膜相比，Cu3N薄膜结构致密和疏水或氧，用Cu3N薄膜作为Cu2O沟道的保护层，将减少薄膜对环境中的水或氧气的吸收，而改善薄膜晶体管的环境和电致偏应力稳定性。

公开(公告)号：CN101661889B

公开(公告)日：2011-09-07

申请号：CN200910109443.3

申请日：2009-08-15

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  廖聪维 ,  韩汝琦

IPC: H01L21/336 ,  H01L21/266

Abstract: 本发明公开了一种PD SOI MOS晶体管的制作方法，包括在SOI硅片上定义有源区并形成栅电极后进行掺杂的过程，该过程包括：A.以栅电极为掩膜进行倾斜离子注入，注入的杂质类型为与SOI硅片硅膜层内本底杂质类型相同的第一类杂质；B.以栅电极为掩膜进行常规离子注入，注入的杂质类型为与所述第一类杂质类型相反的第二类杂质；C.在栅电极两侧形成侧墙层；D.以栅电极和侧墙层为掩膜进行倾斜离子注入，注入的杂质类型为第一类杂质，且设置离子注入能量大于步骤A中的倾斜离子注入能量；E.以栅电极和侧墙层为掩膜进行常规离子注入，注入的杂质类型为第二类杂质。本发明有效抑制了DIBL效应和源漏深区的穿通，大大提升了器件的抗短沟道效应能力。

公开(公告)号：CN102129981A

公开(公告)日：2011-07-20

申请号：CN201010616358.9

申请日：2010-12-30

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  黄如 ,  韩汝琦

IPC: H01L21/306 ,  H01L21/311 ,  H01L21/335

Abstract: 本发明公开了一种纳米线及纳米线晶体管的制作方法，其中纳米线的制作方法包括：在衬底材料的表面生成呈三明治结构的三层介质层，并进行加工以形成三层介质层矩形图形；从侧面选择性地腐蚀三层介质层的夹心层，形成纳米尺度的缺口；在衬底材料上使用外延生长方式生成一层外延层，外延层填充满所述缺口以形成外延填充区；光刻三层介质层矩形图形的任一相对的两边，留下预定图形的光刻胶图形；刻蚀外延层并去除三层介质层，同时保留所述外延填充区以得到纳米线，且同时也在纳米线的两端形成了可作为晶体管源漏的块。本发明无需采用高精细的图形加工技术，制作方法实现简单，与传统的CMOS工艺兼容，可控性好，成本低，具有很强的实用价值。

公开(公告)号：CN101488459A

公开(公告)日：2009-07-22

申请号：CN200910077731.5

申请日：2009-02-13

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  李绍娟 ,  王漪 ,  孙雷 ,  关旭东 ,  韩汝琦

IPC: H01L21/336 ,  H01L21/027 ,  H01L29/06

Abstract: 本发明提供了一种自对准的金属氧化物薄膜晶体管的制作方法，先在玻璃衬底上依次形成金属源漏区、金属氧化物半导体沟道区和透明栅介质层后，在栅介质层上涂布正性光刻胶，前烘后从玻璃衬底的背面进行曝光，显影并坚膜，然后带胶生长一层导电薄膜，再剥离光刻胶和导电薄膜，光刻和刻蚀形成栅电极。该方法可保证器件的栅电极和源漏区之间形成自对准，即栅电极对称位于源漏之间正上方，而且其长度由源漏之间的距离而非掩膜版上的尺寸所决定，有效避免寄生效应的产生。

公开(公告)号：CN100448028C

公开(公告)日：2008-12-31

申请号：CN200610140391.2

申请日：2006-12-08

Applicant: 北京大学

Inventor： 孙雷 ,  李定宇 ,  张盛东 ,  吴涛 ,  韩汝琦 ,  刘晓彦

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种新结构的MOS晶体管，其特征在于所述MOS晶体管具有不对称的源漏结构，源端采用金属或金属和半导体形成的化合物与沟道形成肖特基接触，漏端采用抬高的高掺杂漏。本发明的MOS晶体管的源漏寄生电阻比传统的MOSFET器件小得多，而关态漏电流也减小了许多，使器件的开关态电流比有了很大的提高。本发明提出的肖特基势垒接触源端和抬高的掺杂漏端的MOS晶体管(SSRDMOSFET)的工艺制备方法和传统的肖特基势垒源漏MOS晶体管制作工艺相兼容，同时由于离子注入工艺步骤在栅结构形成之前，因此有着较低的热预算，使得高K栅介质和金属栅材料的应用有着较大的空间。

公开(公告)号：CN100448027C

公开(公告)日：2008-12-31

申请号：CN200610140390.8

申请日：2006-12-08

Applicant: 北京大学

Inventor： 孙雷 ,  李定宇 ,  张盛东 ,  吴涛 ,  韩汝琦 ,  刘晓彦

IPC: H01L29/78 ,  H01L29/47 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了一种常规源端抬高漏端的肖特基势垒源漏MOS晶体管及其制作方法。所述MOS晶体管的源漏具有不对称结构，选择两种不同的金属材料，通过两次金属硅化反应，控制反应时间，可以获得高度不同的肖特基势垒源漏。通过选择不同的肖特基势垒组合，本发明的MOS晶体管还可以获得大的开关态电流比，或者是获得大的开态电流，同时尽可能的减小器件的关态漏电流。其制作工艺在与传统的MOSFET制作工艺保持完全兼容的同时，降低了工艺的复杂性，相较于先前的不对称肖特基势垒MOS晶体管的制作工艺，该制作方法具有自对准的特点，使得器件有望应用于亚50纳米尺度的集成电路生产。