一种OTS选通器件仿真模型
    51.
    发明公开

    公开(公告)号:CN113515914A

    公开(公告)日:2021-10-19

    申请号:CN202110451619.4

    申请日:2021-04-26

    Abstract: 本发明涉及一种OTS选通器件仿真模型,包括:状态模块,用于根据OTS选通器件的上一刻的状态和两端电压,控制所述OTS选通器件当前所处的状态;阻值模块,用于根据所述OTS选通器件当前所处的状态和两端电压来计算所述OTS选通器件的阻值;电压模块,根据所述OTS选通器件的阻值计算所述OTS选通器件的两端电压,并将所述OTS选通器件的两端电压传输给所述状态模块和所述阻值模块。本发明能够仿真模拟出OTS器件在电路中的工作状态。

    存储器片内自测试方法、装置和存储器

    公开(公告)号:CN109903805B

    公开(公告)日:2021-08-20

    申请号:CN201910139097.7

    申请日:2019-02-25

    Abstract: 本发明提供的一种存储器片内自测试方法、装置和存储器,通过获取自测试信号后令所述存储器进入自测试状态;在所述存储器中寻找由一或多个连续无故障的所述存储单元构成的满足预设大小的存储区域作为无故障区域;对所述存储器的各存储单元进行测试并将存在故障的存储单元的故障信息存储到所述无故障区域;在自测试结束后将所述无故障区域存储的首地址输出到外部端口以供读取。本发明能够降低了测试成本,而且可以对存储器进行全速测试,增加了测试的故障覆盖率和测试效率,减小了测试的面积开销,能够更加方便及时地发现存储器的问题所在。

    一种相变存储器件仿真模型

    公开(公告)号:CN113268860A

    公开(公告)日:2021-08-17

    申请号:CN202110451730.3

    申请日:2021-04-26

    Abstract: 本发明涉及一种相变存储器件仿真模型,包括:相变电阻模块,用于计算当前的所述相变单元的阻值;相变电压电流模块,用于根据所述当前的所述相变单元的阻值、结晶率、熔融率、以及设置的参数由电路仿真器得到所述相变单元的电压和电流;温度计算模块,用于根据所述相变单元的电压和电阻,结合设置的所述相变单元的参数计算所述相变单元的温度;结晶熔融控制模块,用于对所述相变单元的温度进行判断,得到控制指令;结晶率计算模块,用于根据所述控制指令计算结晶率;熔融率计算模块,用于根据所述控制指令计算熔融率;所述结晶率熔融率存储模块用于保存计算得到的结晶率和熔融率。本发明能够更为准确地仿真模拟出相变存储器件在电路中的工作状态。

    多级相变存储器的读出电路及读出方法

    公开(公告)号:CN110619906B

    公开(公告)日:2021-06-25

    申请号:CN201910763063.5

    申请日:2019-08-19

    Abstract: 本发明提供了一种多级相变存储器的读出电路及读出方法,涉及微电子技术领域,解决了传统方法无法读出多级相变存储单元存储的多位数据的技术问题。本发明提供的多级相变存储器的读出方法应用于存储有N位二进制数据的相变存储单元,读出方法按照由高位到低位的顺序逐位读取目标相变存储单元的N位二进制数据,读出方法包括N个阶段,第M阶段包括步骤:获取目标相变存储单元当前状态所对应的读电流;获取参考电流,其中,当M=1时选择起始参考电流,当M>1时根据之前读出的数据位选择对应阶段的参考电流;比较读电流和对应阶段的参考电流,获得读出电压信号;处理读出电压信号,获得二进制数据的第N‑M+1位数据信号;其中,1≤M≤N。

    一种提高电阻一致性的低功耗相变存储器写驱动电路

    公开(公告)号:CN112614525A

    公开(公告)日:2021-04-06

    申请号:CN202011486054.5

    申请日:2020-12-16

    Abstract: 本发明涉及一种提高电阻一致性的低功耗相变存储器写驱动电路,其中,基准产生电路产生基准电压或电流提供给电流镜隔离电路;振荡器产生时钟信号用于时序电路;写信号处理电路判断写使能信号与时钟信号的关系,直接或延时后提供使能信号给脉冲控制电路;电流镜隔离电路在电流镜开关电路控制下给电流源电路提供偏置;脉冲控制电路用来控制电流源电路产生的电流脉冲幅度、电流脉冲持续时间、电流脉冲阶梯数和阶梯时间的控制;电流源电路根据电流镜隔离电路提供的偏置和脉冲控制电路产生的控制信号产生相应的写电流脉冲。本发明可以优化存储器上电后第一次写电流脉冲波形,并尽可能减少功耗。

    相变存储器的多级存储读写方法及系统

    公开(公告)号:CN110335636B

    公开(公告)日:2021-04-02

    申请号:CN201910605311.3

    申请日:2019-07-05

    Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统,包括:数据存储模块,包括多个存储数据的数据单元;参考模块,包括多个参考单元,2k‑1个参考单元对应1个数据单元,用于存储与存储的数据对应的参考信号,k为存储的数据比特;读出功能模块,在读取某一数据单元时将其对应的参考信号读出,并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储,通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响,实现高密度存储;设置检纠错功能,通过检错、纠错提高相变存储器多值存储的可靠性;设置参考单元,通过参考单元计算还原存储的数据,实现高可靠性读取;同时降低检纠错的难度,进一步提高可靠性。

    一种扩展存储器操作次数的电路结构及方法

    公开(公告)号:CN107591179B

    公开(公告)日:2020-09-15

    申请号:CN201710813137.2

    申请日:2017-09-11

    Abstract: 本发明提供一种扩展存储器操作次数的电路结构及方法,所述电路结构包括N位循环计数器电路,与所述N位循环计数器电路连接的N个地址产生电路,及与N个所述地址产生电路连接存储器阵列,通过把对一个存储器字的N次操作分散到N个不同的存储器字中,避免了对一个存储器字的过度操作,在每次掉电时,把触发器电路的状态存储在非挥发相变存储器中,在每次上电时,读出非挥发相变存储器中的数据,使触发器电路及N位循环计数器电路恢复到掉电前状态,实现了存储器字在任何情况下的均衡操作。通过本发明所述一种扩展存储器操作次数的电路结构及方法,解决了现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。

    三维垂直型存储器读出电路及其读出方法

    公开(公告)号:CN107622780B

    公开(公告)日:2020-03-24

    申请号:CN201710891378.9

    申请日:2017-09-27

    Abstract: 本发明提供一种三维垂直型存储器读出电路及其读出方法,通过在所述读参考电流中引入位线寄生参数和位线上的漏电、字线上的漏电、垂直晶体管寄生参数、及读传输门寄生参数,以分别抵消所述半选通存储单元的位线寄生效应和位线上的漏电、字线上的漏电、第一垂直晶体管寄生效应及第一读传输门寄生效应,使所述读参考电流的瞬态值介于读低阻态电流和读高阻态电流之间,以实现消除伪读取现象,减小信号读出时间,减少误读取。通过本发明提供的三维垂直型存储器读出电路及其读出方法,解决了现有三维垂直型存储器读出电路读出时间长,存在误读取的问题。

    一种三维异质集成芯片及其制备方法

    公开(公告)号:CN110854116A

    公开(公告)日:2020-02-28

    申请号:CN201911028369.2

    申请日:2019-10-28

    Abstract: 本申请提供一种三维异质集成芯片及其制备方法,该芯片包括:第一芯片;第一芯片包括:第一衬底、第一有源区层、第一金属层、第一介电层和第一通孔;第一衬底、第一有源区层、第一金属层和第一介电层依次层叠连接,第一通孔设于第一介电层内部,第一通孔连接第一金属层和第一介电层外部;第二芯片,第二芯片包括第二衬底、第一存储层、第二介电层和第二通孔;第一存储层与第二衬底连接,第二介电层与第一存储层连接,第二通孔设于第二介电层内部,第二通孔连接第二存储层和第二介电层外部;第一芯片内部设有第一导电通道,第一导电通道的一端连接第一金属层,第一导电通道的另一端连接第一衬底外部,第一导电通道作为该芯片的输入端或输出端。

    一种突触电路、突触阵列及基于突触电路的数据处理方法

    公开(公告)号:CN110619907A

    公开(公告)日:2019-12-27

    申请号:CN201910806010.7

    申请日:2019-08-28

    Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触电路,包括:第一存储器、第二存储器和开关组件;开关组件包括第一开关管、第二开关管和第三开关管;第一开关管的第一端与第一存储器的第一端连接,第一开关管的控制端与第一位线接口连接;第二开关管的第一端与第二存储器的第一端连接,第二开关管的控制端与第二位线接口连接;第一存储器的第二端与第二存储器的第一端连接;第三开关管的第一端与第二存储器的第二端连接,第三开关管的第二端与字线接口连接,第三开关管的第三端接地。基于本申请实施例,通过第一开关管和第二开关管分别控制串联的第一存储器和第二存储器,在数据存储时可以减少存储器间的交叉干扰。

Patent Agency Ranking