-
公开(公告)号：CN102306048A
公开(公告)日：2012-01-04
申请号：CN201110274214.4
申请日：2006-12-18
Applicant: 英特尔公司
IPC: G06F1/32
CPC classification number: G06F1/3287 , G06F1/3203 , G06F1/324 , G06F1/3243 , G06F1/3246 , G06F1/3275 , G06F1/3293 , G06F1/3296 , G06F9/4418 , G06F11/1441 , G06F12/084 , G06F12/0875 , G06F2212/281 , G06F2212/305 , G06F2212/314 , G11C7/1072 , Y02B70/123 , Y02B70/126 , Y02B70/32 , Y02D10/152 , Y02D10/172 , Y02D50/20 , Y02P80/11 , Y10T307/305 , Y10T307/406 , Y10T307/582 , Y10T307/826
Abstract: 本发明的名称是“用于零电压处理器休眠状态的方法和设备”。本发明的实施例涉及用于零电压处理器休眠状态的方法和设备。处理器可包括专用高速缓冲存储器。电压调节器可耦合到处理器以向处理器提供工作电压。在转变到处理器的零电压功率管理状态期间，电压调节器施加到处理器的工作电压可减小到近似零，并且与处理器关联的状态变量可保存到专用高速缓冲存储器。
-
公开(公告)号：CN101349996A
公开(公告)日：2009-01-21
申请号：CN200810137747.6
申请日：2008-07-18
Applicant: 英特尔公司
IPC: G06F12/08 , G06F15/167 , G06F1/32
CPC classification number: G06F1/3287 , G06F1/3203 , G06F1/3275 , G06F12/0811 , G06F12/0831 , G06F12/084 , G06F2212/1024 , G06F2212/1028 , G06F2212/1048 , Y02D10/13 , Y02D10/14 , Y02D50/20
Abstract: 根据至少一个实施例，公开了一种在低功耗模式下保留被缓存的信息的技术。在一个实施例中，存储在处理器的本地高速缓存中的信息在该处理器被置于低功耗模式以前被保存至共享高速缓存中，使得其他处理器可以从所述共享高速缓存访问信息，而不必使该低功耗模式的处理器从低功耗模式返回以便向对其本地高速缓存的访问提供服务。
-
公开(公告)号：CN1755576A
公开(公告)日：2006-04-05
申请号：CN200510108553.X
申请日：2005-09-30
Applicant: 英特尔公司
CPC classification number: G06F21/57 , G06F1/324 , G06F1/3296 , G06F21/575 , G06F21/70 , G06F21/81 , G06F2221/2101 , Y02D10/126
Abstract: 提供一种用于建立安全处理器工作点的系统和方法。某些实施例可包括存储关于可调处理器工作参数的一个或更多工作点信息的抗干扰存储元件。某些实施例还包括确定工作参数的工作点是什么的元件，还有比较工作参数的当前工作点和存储信息的元件。
-
公开(公告)号：CN119356735A
公开(公告)日：2025-01-24
申请号：CN202411392808.9
申请日：2022-02-24
Applicant: 英特尔公司
Abstract: 公开了一种用于促进在计算架构中支持8位浮点格式操作数的装置。该装置包括：处理器，该处理器包括：解码器，用于将取出以供执行的指令解码为经解码的指令，其中，经解码的指令是矩阵指令，矩阵指令对8位浮点操作数进行操作以使处理器执行并行点积操作；控制器，用于调度经解码的指令并且根据由经解码的指令指示的8位浮点数据格式来提供用于8位浮点操作数的输入数据；以及脉动点积电路，用于使用脉动层执行经解码的指令，每个脉动层包括一组或多组互连的乘法器、移位器和加法器，每组乘法器、移位器和加法器用于生成8位浮点操作数的点积。
-
公开(公告)号：CN113610697A
公开(公告)日：2021-11-05
申请号：CN202011565546.3
申请日：2020-12-25
Applicant: 英特尔公司
Abstract: 本文中描述了一种加速器设备，其包括：主机接口；与主机接口耦合的结构互连；以及与结构互连耦合的一个或多个硬件片，该一个或多个硬件片包括稀疏矩阵乘法加速硬件，该稀疏矩阵乘法加速硬件包括带有反馈的输入脉动阵列。
-
Patent Agency Ranking
公开(公告)号：CN113508362A
公开(公告)日：2021-10-15
申请号：CN202080014422.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： J·雷 , S·帕内尔 , S·坦格里 , B·阿什博 , S·贾纳斯 , A·阿普 , V·乔治 , R·伊耶 , N·贾殷 , P·科 , A·科克 , M·麦克弗森 , J·马斯特罗纳尔德 , E·乌尔德-艾哈迈德-瓦勒 , J·P·艾斯 , E·萨姆森
IPC: G06F9/38 , G06F12/0862 , G06F9/30 , G06F12/06
Abstract: 本文描述的实施例包括软件、固件和硬件，该软件、固件和硬件提供用于实现跨多个通用图形处理单元的确定性调度的技术。一个实施例提供了具有统一延迟的多GPU架构。一个实施例提供了用于基于存储器芯片热量来分布存储器输出的技术。一个实施例提供了用于实现热感知工作负载调度的技术。一个实施例提供了用于实现针对在多个GPU上调度工作负载的端到端合同的技术。
-
公开(公告)号：CN113424169A
公开(公告)日：2021-09-21
申请号：CN202080014421.3
申请日：2020-02-24
Applicant: 英特尔公司
Inventor： V·乔治 , A·科克 , A·阿南塔拉曼 , S·马伊尤兰 , S·金 , V·安德烈 , E·乌尔德-艾哈迈德-瓦勒 , J·雷 , A·R·阿普 , N·C·加洛坡冯伯里斯 , P·苏提 , M·麦克弗森
Abstract: 公开了一种包括具有用于临时缓冲的片上密集存储器的通用图形处理单元的装置。在一个实施例中，一种图形多处理器包括：多个计算引擎，其用于执行第一计算以生成第一组数据；高速缓存，其用于存储数据；以及高密度存储器，其与多个计算引擎和高速缓存一起在片上集成。该高密度存储器用于接收第一组数据，临时地存储第一组数据，并且在第一时间段期间将第一组数据提供给高速缓存，该第一时间段在多个计算引擎将使用第一组数据进行第二计算的第二时间段之前。
-
公开(公告)号：CN113396401A
公开(公告)日：2021-09-14
申请号：CN202080014347.5
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·科克 , A·阿南塔拉曼 , E·乌尔-艾哈迈德-瓦尔 , V·安德烈 , N·加洛普冯博里斯 , V·乔治 , M·麦克费尔森 , S·麦于兰 , J·雷 , L·斯特里拉马萨玛 , S·杰那斯 , B·英斯科 , V·兰加纳坦 , K·辛哈 , A·亨特 , P·苏尔蒂 , D·普菲尔 , J·瓦莱里奥 , A·N·沙
IPC: G06F12/0811
Abstract: 涉及用于多贴片存储器管理的技术的方法和设备。在示例中，一种设备包括：高速缓冲存储器；高带宽存储器；着色器核，所述着色器核通信地耦合到高速缓冲存储器并且包括处理元件，所述处理元件用于解压缩从高速缓冲存储器中的内存数据库取出并且具有第一位长度的第一数据元素，以生成具有大于第一位长度的第二位长度的第二数据元素；以及算术逻辑单元（ALU），所述算术逻辑单元（ALU）用于将数据元素与在内存数据库的查询中提供的目标值进行比较。还公开并要求保护其它实施例。
-
公开(公告)号：CN113396400A
公开(公告)日：2021-09-14
申请号：CN202080014235.X
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·阿普 , L·斯特里拉马萨玛 , A·科克 , S·科尔曼 , V·乔治 , A·小亨特 , B·英斯科 , S·杰那斯 , E·乌尔-艾哈迈德-瓦尔 , V·兰加纳坦 , J·雷 , K·辛哈 , P·苏尔蒂 , K·瓦迪亚纳坦
IPC: G06F12/0804 , G06F12/0893 , G06F12/0895 , G06F9/38 , G06F16/27 , G06F12/06 , G06F16/2453 , G06F7/58 , G06F12/0811 , G06F12/0862 , G06F12/0866 , G06F15/173 , G06F9/30 , G06F12/02 , G06F12/0875 , G06F9/50 , G06F16/245
Abstract: 本设计的图形处理器提供用于高速缓存操作的层级开放扇区和可变高速缓存大小。在一个实施例中，图形处理器包括具有层级开放扇区设计的高速缓冲存储器，所述层级开放扇区设计包含上部区域和下部区域的第一层级，其中每个区域包含扇区的第二层级。高速缓存控制器被配置成初始地开放下部区域的第一扇区，以接收不匹配第一扇区中的地址的存储器请求，并且以开放下部区域的第二扇区。
-
公开(公告)号：CN113396390A
公开(公告)日：2021-09-14
申请号：CN202080012584.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , V·乔治 , A·阿南塔拉曼 , V·安德烈 , A·R·阿普 , N·库雷 , N·加洛泊凡博列斯 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , D·普费 , V·兰加纳坦 , J·雷 , A·N·沙阿 , L·斯特里拉马萨尔玛 , P·萨蒂 , S·唐格里
IPC: G06F9/38 , G06F12/0862 , G06F9/30
Abstract: 实施例总体上涉及图形处理器数据访问和共享。装置的实施例包括：电路元件，用于在应用的处理中产生结果；加载存储单元，用于接收结果并且利用结果生成用于高速缓存的预取信息；以及预取生成器，用于至少部分地基于预取信息产生预取地址；其中，加载存储单元用于接收用于预取的软件辅助，并且其中，预取信息的生成至少部分地基于软件辅助。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.033 seconds)
