-
公开(公告)号：CN108734637A
公开(公告)日：2018-11-02
申请号：CN201810361354.7
申请日：2018-04-20
Applicant: 英特尔公司
Inventor： S·M·马余兰 , 路奎元 , S·帕尔 , G·陈 , A·V·考玛拉鸠 , J·钱德拉 , A·考克 , P·萨蒂 , D·普费 , H·B·廖 , J·雷 , A·R·阿普 , A·N·沙阿 , T·T·施吕斯列尔 , J·肯尼迪 , D·伯克
IPC: G06T1/20
Abstract: 公开了一种用于促进图形处理系统中的控制流的设备。所述设备包括：逻辑多个执行单元，用于执行单指令多数据(SIMD)；以及流控制逻辑，用于检测多个SIMD信道中的发散控制流并且将所述控制流的所述执行减少至所述SMID信道的子集。
-
公开(公告)号：CN104704438A
公开(公告)日：2015-06-10
申请号：CN201380050821.X
申请日：2013-06-27
Applicant: 英特尔公司
CPC classification number: G06F1/08 , G06F1/324 , Y02D10/126
Abstract: 在许多情况中，处理器可能经常改变频率以至于可产生显著的性能和功耗损失。这些性能和功耗损失可通过使用压制技术而不是使用锁相环技术来改变频率而得以缓解。压制技术涉及简单地消除时钟脉冲以降低频率。这可以更迅速地完成，从而在一些情况中导致较少的开销。
-
公开(公告)号：CN109643443A
公开(公告)日：2019-04-16
申请号：CN201780052576.4
申请日：2017-07-26
Applicant: 英特尔公司
Inventor： T·G·阿凯奈-莫勒 , P·萨蒂 , A·考克 , D·普费 , J·尼尔森
CPC classification number: G06F12/0875 , G06F3/0655 , G06F12/0207 , G06F12/084 , G06F12/0842 , G06F17/22 , G06F2212/1024 , G06F2212/302 , G06F2212/401 , G06F2212/455 , G06T1/20 , G06T1/60 , G06T15/005
Abstract: 本文所描述了若干实施例，这些实施例提供了增强的数据高速缓存结合自适应且动态的压缩，以在从GPU进行输入和输出期间提高存储效率并减少数据传输带宽。本文所描述的技术可以减少访问芯片外存储器的需要，从而引起性能改善并且GPU操作功率降低。一个实施例提供了一种图形处理装置，包括：着色器引擎；一个或多个高速缓存存储器；高速缓存控制逻辑，用于控制所述一个或多个高速缓存存储器中的至少一个；以及编解码器单元，与所述一个或多个高速缓存存储器耦合，所述编解码器单元可配置为在向或从所述一个或多个高速缓存存储器存储或驱逐只读表面数据之后立即执行对所述只读表面数据的无损压缩。
-
公开(公告)号：CN110070477A
公开(公告)日：2019-07-30
申请号：CN201811582041.0
申请日：2018-12-24
Applicant: 英特尔公司
Abstract: 一种用于可缩放中断报告的装置和方法。例如，装置的一个实施例包括：主机处理器，用于执行一个或多个进程，所述一个或多个进程具有与其相关联的对应的一个或多个进程上下文；以及图形处理引擎，用于当发起对第一进程的执行时，确定与所述第一进程相关联的当前进程上下文，所述当前进程上下文包括：指向用于存储中断状态的第一系统存储器区域的第一指针，指向用于存储一个或多个中断事件的中断启用和/或中断掩码数据的第二系统存储器区域的第二指针，以及与消息信号中断(MSI)相关联的地址/数据值；所述图形处理引擎响应于中断事件，用于评估来自所述第二系统存储器区域的所述中断启用数据，以确定所述中断事件是否被启用，以便如果所述中断事件被启用，则通过将特定值写入由所述第一指针标识的所述第一系统存储器区域来报告所述中断事件，并且用于通过将所述MSI地址/数据值写入可由所述主机处理器访问的输出来生成对应于所述中断事件的第一MSI。
-
公开(公告)号：CN108694153A
公开(公告)日：2018-10-23
申请号：CN201810283406.3
申请日：2018-04-02
Applicant: 英特尔公司
Inventor： A·考克 , P·萨蒂 , D·普费 , S·马余兰 , 路奎元 , A·R·阿普 , J·雷 , B·韦布 , T·巴昂 , A·T·劳里特曾 , H·拉韦 , J·G·杰拉齐 , G·利克托尔
IPC: G06F15/167 , G06F9/38
Abstract: 在示例中，一种装置包括：多个执行单元，以及可通信地耦合到该多个执行单元的第一存储器，以及复制引擎，其中，该第一共享存储器由该多个执行单元共享，该复制引擎用于将来自该多个执行单元中的至少第一个的上下文状态数据复制到该第一共享存储器。还公开并要求保护其他实施例。
-
Patent Agency Ranking
公开(公告)号：CN108694153B
公开(公告)日：2024-05-07
申请号：CN201810283406.3
申请日：2018-04-02
Applicant: 英特尔公司
Inventor： A·考克 , P·萨蒂 , D·普费 , S·马余兰 , 路奎元 , A·R·阿普 , J·雷 , B·韦布 , T·巴昂 , A·T·劳里特曾 , H·拉韦 , J·G·杰拉齐 , G·利克托尔
IPC: G06F15/167 , G06F9/38
Abstract: 在示例中，一种装置包括：多个执行单元，以及可通信地耦合到该多个执行单元的第一存储器，以及复制引擎，其中，该第一共享存储器由该多个执行单元共享，该复制引擎用于将来自该多个执行单元中的至少第一个的上下文状态数据复制到该第一共享存储器。还公开并要求保护其他实施例。
-
公开(公告)号：CN108776949B
公开(公告)日：2024-05-03
申请号：CN201810299298.9
申请日：2018-04-04
Applicant: 英特尔公司
Inventor： N·L·库雷 , A·R·阿普 , A·考克 , J·雷 , B·文布 , P·凯 , D·普费 , D·J·考珀斯维特 , R·M·桑卡兰 , S·辛格 , S·克普 , A·N·沙阿 , 田坤
IPC: G06T1/20 , G06F12/1027
Abstract: 本申请涉及并描述了用于图形处理环境中的存储器管理的设备和方法。例如，设备的一个实施例包括：第一多个图形处理资源，用于执行图形命令并处理图形数据；第一存储器管理单元(MMU)，用于将第一多个图形处理资源通信地耦合至系统级MMU以用于访问系统存储器；第二多个图形处理资源，用于执行图形命令并处理图形数据；第二MMU，用于将第二多个图形处理资源通信地耦合至第一MMU；其中第一MMU被配置为具有至系统级MMU的直接连接的主MMU，且第二MMU包括被配置成用于向第一MMU发送存储器事务的从MMU，第一MMU服务存储器事务、或代表第二MMU将存储器事务发送至系统级MMU。
-
公开(公告)号：CN115525211A
公开(公告)日：2022-12-27
申请号：CN202210428453.9
申请日：2022-04-22
Applicant: 英特尔公司
Abstract: 公开了用于促进动态地可缩放的和分区的复制引擎的装置。该装置包括处理器，该处理器包括复制引擎硬件电路，该复制引擎硬件电路用于促进复制存储器中的表面数据并包括：多个复制前端硬件电路，用于生成多个表面数据子块，其中，多个复制前端硬件电路的数量与为处理器配置的分区的数量对应，其中，每个分区与单个复制前端硬件电路相关联；多个复制后端硬件电路，用于并行地操作以处理多个表面数据子块来执行存储器访问，其中，多个复制后端硬件电路的子集各自都与同每个分区相关联的单个复制前端硬件电路相关联；以及连接性矩阵硬件电路，用于将多个复制前端硬件电路通信地连接到多个复制后端硬件电路。
-
-
公开(公告)号：CN113396390A
公开(公告)日：2021-09-14
申请号：CN202080012584.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , V·乔治 , A·阿南塔拉曼 , V·安德烈 , A·R·阿普 , N·库雷 , N·加洛泊凡博列斯 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , D·普费 , V·兰加纳坦 , J·雷 , A·N·沙阿 , L·斯特里拉马萨尔玛 , P·萨蒂 , S·唐格里
IPC: G06F9/38 , G06F12/0862 , G06F9/30
Abstract: 实施例总体上涉及图形处理器数据访问和共享。装置的实施例包括：电路元件，用于在应用的处理中产生结果；加载存储单元，用于接收结果并且利用结果生成用于高速缓存的预取信息；以及预取生成器，用于至少部分地基于预取信息产生预取地址；其中，加载存储单元用于接收用于预取的软件辅助，并且其中，预取信息的生成至少部分地基于软件辅助。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
