-
公开(公告)号：CN106662995B
公开(公告)日：2019-12-03
申请号：CN201580034356.X
申请日：2015-06-19
Applicant: 英特尔公司
Abstract: 描述了涉及利用软件辅助上下文切换的中间线程抢占的方法和装置。在实施例中，响应于对在图形处理单元(GPU)上执行的一个或多个线程进行抢占的请求，使所述一个或多个线程以指令级粒度停止。响应于以所述指令级粒度完成所述一个或多个线程和/或一个或多个指令，所述一个或多个线程的上下文数据被复制到存储器。还公开和要求保护其它实施例。
-
公开(公告)号：CN103946823A
公开(公告)日：2014-07-23
申请号：CN201180074917.0
申请日：2011-11-18
Applicant: 英特尔公司
CPC classification number: G06T1/20 , G06T15/005 , G06T15/10 , G06T2200/28 , G06T2210/52
Abstract: 本发明描述了系统、设备和方法，包括将成批的几何对象分发到多核系统，在每一个处理器核处，对对应的成批的几何对象执行顶点处理和几何形状设置处理，将顶点处理的结果存储在可以被所有核访问的共享存储器中，并将几何形状设置处理的结果存储在本地存储中。然后，每一个特定核都可以使用从特定核内的本地存储中获取以及从其他处理器核中的至少一个的本地存储获取的几何形状设置结果，执行栅格化。
-
公开(公告)号：CN115951980A
公开(公告)日：2023-04-11
申请号：CN202211100029.8
申请日：2022-09-07
Applicant: 英特尔公司
Abstract: 本申请公开了用于客户端和服务器的模块化GPU体系结构。一个实施例提供了一种图形处理器，该图形处理器包括：有源基础管芯，该有源基础管芯包括结构互连；以及小芯片，该小芯片包括交换结构，其中，小芯片经由互连组织阵列与有源基础管芯耦合，该互连组织阵列将结构互连与交换结构耦合，并且小芯片包括：第一模块化互连，该第一模块化互连被配置成用于将图形处理资源块耦合至交换结构；以及第二模块化互连，该第二模块化互连被配置成用于将存储器子系统与交换结构和图形处理资源块耦合，存储器互连包括存储器控制器集合和物理接口集合。
-
公开(公告)号：CN115861022A
公开(公告)日：2023-03-28
申请号：CN202211019025.7
申请日：2022-08-24
Applicant: 英特尔公司
Abstract: 一个实施例提供一种图形处理器，该图形处理器包括：包含寄存器堆的处理资源，存储器，缓存，和用于处理来自处理资源的加载、存储和预取消息的加载/存储/缓存电路。电路将会将接收到的存储器访问消息排序到读取和写入的地址排序列表中。电路从第一请求缓冲器调度第一组地址排序请求达第一时间段，随后从第二请求缓冲器调度第二组地址排序请求达第二时间段。
-
公开(公告)号：CN110070477A
公开(公告)日：2019-07-30
申请号：CN201811582041.0
申请日：2018-12-24
Applicant: 英特尔公司
Abstract: 一种用于可缩放中断报告的装置和方法。例如，装置的一个实施例包括：主机处理器，用于执行一个或多个进程，所述一个或多个进程具有与其相关联的对应的一个或多个进程上下文；以及图形处理引擎，用于当发起对第一进程的执行时，确定与所述第一进程相关联的当前进程上下文，所述当前进程上下文包括：指向用于存储中断状态的第一系统存储器区域的第一指针，指向用于存储一个或多个中断事件的中断启用和/或中断掩码数据的第二系统存储器区域的第二指针，以及与消息信号中断(MSI)相关联的地址/数据值；所述图形处理引擎响应于中断事件，用于评估来自所述第二系统存储器区域的所述中断启用数据，以确定所述中断事件是否被启用，以便如果所述中断事件被启用，则通过将特定值写入由所述第一指针标识的所述第一系统存储器区域来报告所述中断事件，并且用于通过将所述MSI地址/数据值写入可由所述主机处理器访问的输出来生成对应于所述中断事件的第一MSI。
-
Patent Agency Ranking
-
公开(公告)号：CN104952033A
公开(公告)日：2015-09-30
申请号：CN201510087785.5
申请日：2015-02-25
Applicant: 英特尔公司
IPC: G06T1/20
CPC classification number: G06T1/60 , G06F12/0811 , G06F12/0813 , G06F12/0831 , G06F2212/1024 , G06F2212/455
Abstract: 方法和系统可以规定由计算切片的物理分布的集合执行多个工作项目。此外，可以由高速缓存结构维持与所述多个工作项目相关联的一个或多个存储器行在图形处理器、系统存储器和一个或多个主机处理器上的一致性。在一个示例中，多个交叉节点跟踪所述一个或多个存储器行，其中，在多个第一级(L1)高速缓存和物理分布的高速缓存结构上维持所述一个或多个存储器行的所述一致性。每一个L1高速缓存可以专用于计算切片的执行块，并且每一个交叉节点可以专用于计算切片。
-
公开(公告)号：CN104951358A
公开(公告)日：2015-09-30
申请号：CN201510088772.X
申请日：2015-02-26
Applicant: 英特尔公司
CPC classification number: G06F9/5038 , G06T1/20
Abstract: 方法和装置可以对通过单独的高优先级和低优先级上下文提交端口提交至处理单元的高优先级和低优先级上下文的处理进行优先级排序。根据一个实施例，向所述低优先级端口提交上下文使正在进行中的上下文被抢占，而向所述高优先级端口提交上下文使正在进行中的上下文暂停。
-
-
公开(公告)号：CN106662995A
公开(公告)日：2017-05-10
申请号：CN201580034356.X
申请日：2015-06-19
Applicant: 英特尔公司
Abstract: 描述了涉及利用软件辅助上下文切换的中间线程抢占的方法和装置。在实施例中，响应于对在图形处理单元(GPU)上执行的一个或多个线程进行抢占的请求，使所述一个或多个线程以指令级粒度停止。响应于以所述指令级粒度完成所述一个或多个线程和/或一个或多个指令，所述一个或多个线程的上下文数据被复制到存储器。还公开和要求保护其它实施例。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.024 seconds)
