公开(公告)号：CN105489542A

公开(公告)日：2016-04-13

申请号：CN201510849034.2

申请日：2015-11-27

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春

IPC: H01L21/683 ,  H01L21/48 ,  H01L21/56 ,  H01L23/31 ,  H01L23/49

Abstract: 本申请提供了一种芯片封装方法及芯片封装结构，所述封装方法包括：在载体表面的第一区域上形成焊线管脚，并在芯片的非有源面形成绝缘层，然后将芯片通过所述绝缘层粘贴到载体表面的第二区域，在进行引线键合和塑封工艺后，将载体与塑封体相剥离，使得绝缘层和焊线管脚裸露在塑封体的表面。这种封装方法形成的封装结构在贴装到PCB板上时，可保证芯片的非有源面与PCB之间的绝缘性，保证了封装结构的电气特性。此外，所述封装方法，无需使用预先制作好的引线框架，而是在封装的过程中形成焊线管脚，有利于提高封装设计的灵活性。

公开(公告)号：CN105261611A

公开(公告)日：2016-01-20

申请号：CN201510665364.6

申请日：2015-10-15

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/48 ,  H01L21/98

CPC classification number: H01L25/0657 ,  H01L23/3121 ,  H01L24/19 ,  H01L25/03 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/06527 ,  H01L2225/06572

Abstract: 本发明提供一种芯片的叠层封装结构以及叠层封装方法，在所述叠层封装结构中，在进行第一层管芯封装时通过互连体和第一重布线体将电极引出，适应于焊盘间距密度较高的芯片封装，同时无需用到键合引线，减少了封装电阻，此外，利用贯穿第一包封体和基板的贯穿体引出第二层芯片上的电极，从而实现了芯片的叠层封装，有效的减少了集成电路的封装面积以及引脚数量。

公开(公告)号：CN104269385A

公开(公告)日：2015-01-07

申请号：CN201410562305.1

申请日：2014-10-21

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 叶佳明 ,  谭小春

IPC: H01L23/31 ,  H01L23/367 ,  H01L21/50

CPC classification number: H05K3/284 ,  H01L21/4871 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/4334 ,  H01L23/49548 ,  H01L23/49558 ,  H01L23/49575 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/16235 ,  H01L2224/16245 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19102 ,  H01L2924/19103 ,  H01L2924/19107 ,  H05K1/181 ,  H05K3/3421 ,  H05K7/205 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 公开了封装组件及其制造方法。所述封装组件包括：堆叠成至少两个层面的多个电子元件，与所述多个电子元件形成焊料互连的引线框；至少部分覆盖所述引线框和所述多个电子元件的封装料，使得所述引线框的引线的至少一部分从封装料中露出；以及至少包括位于相邻层面的至少两个电子元件之间的第一部分的热沉，其中，所述热沉为相邻层面的电子元件提供公共散热路径。该封装组件可以改善堆叠封装组件的散热以及提高其可靠性。

公开(公告)号：CN103021989B

公开(公告)日：2014-07-30

申请号：CN201210538747.3

申请日：2012-12-11

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春

IPC: H01L23/488 ,  H01L23/31 ,  H01L25/065

CPC classification number: H01L23/495 ,  H01L23/645 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L25/16 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16245 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/12041 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；每一所述第二组件通过一组突起结构电性连接至所述第一组件；层叠在所述第二组件之上的至少一个第三组件；位于所述第三组件的至少一侧边的至少一外延结构，所述外延结构的厚度小于所述第三组件的厚度；所述外延结构将所述第三组件的电极性引出；一组键合引线将所述外延结构连接至所述第一组件。

公开(公告)号：CN103928431A

公开(公告)日：2014-07-16

申请号：CN201410146977.4

申请日：2012-10-31

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春

IPC: H01L23/495 ,  H01L23/31

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种引线框架以及应用其的倒装封装装置。依据本发明的引线框架包括一组引脚，每一所述引脚包括相互连接的中间部件和外延部件，所述中间部件位于所述引线框架的内部区域，并向所述引线框架的第一侧边延伸，所述外延部件位于所述引线框架的不同于所述第一侧边的外围区域。依据本发明的引线框架以及应用其的倒装封装装置引脚排列紧凑，体积较小，具有很好的适用性和通用性。

公开(公告)号：CN103762213A

公开(公告)日：2014-04-30

申请号：CN201410035538.6

申请日：2014-01-24

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春

IPC: H01L25/16 ,  H01L23/495 ,  H01L23/367

CPC classification number: H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种应用于开关型调节器的集成电路组件，包括：功率器件芯片，包括位于正面的控制电极和第一电极，以及位于背面的第二电极，第二电极作为开关型调节器的开关端子；控制芯片，包括驱动电极以及多个输入输出电极；引线框，包括多个延伸引脚、基底和多个分立引脚，多个延伸引脚与基底整体形成，设置在所述基底的第一侧，多个分立引脚设置在所述基底的第二侧，第一侧和第二侧为相对侧；其中，功率器件芯片背面贴合安装在所述引线框的基底上，第二极性电极与基底电连接；控制电极和驱动电极电连接，控制芯片的输入输出电极分别与对应的分立引脚电连接。本发明可以减小延伸引脚对其它引脚的干扰、避免出现漏电失效现象并具有较好的散热性能。

公开(公告)号：CN102931108B

公开(公告)日：2014-04-30

申请号：CN201210428121.7

申请日：2012-10-31

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春

IPC: H01L21/60 ,  H01L21/603

CPC classification number: H01L24/13 ,  H01L24/11 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/1134 ,  H01L2224/11462 ,  H01L2224/11901 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2924/351 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本发明公开了一种倒装芯片封装方法，包括在一芯片上设置一组焊垫；将一组第一连接结构和一组第二连接结构依次间隔排列设置于所述焊垫之上；将所述芯片倒置于一基板上，所述芯片通过所述第一连接结构和所述第二连接结构与所述基板连接。通过硬度减小的第一连接结构来承担由于芯片和基板的热膨胀系数不同而导致焊球形变的热应力，有效的防止了焊球的疲劳断裂，提高了整个倒装芯片封装方法热应力的可靠性。

公开(公告)号：CN103400819A

公开(公告)日：2013-11-20

申请号：CN201310353446.8

申请日：2013-08-14

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春

IPC: H01L23/495 ,  H01L21/48

CPC classification number: H01L23/4952 ,  H01L23/495 ,  H01L23/49513 ,  H01L23/49575 ,  H01L2224/16245 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明公开了一种引线框架，包括设置于底部，且具有导电性能的水平板和设置于水平板的表面，用于支撑并电连接于芯片，且具有导电性的多个凸块。本发明中的引线框架具有凸块，芯片依次叠置于凸块上方，凸块用于支撑芯片，且通过凸块与芯片之间的电连接，实现芯片与引线框架的电连接，避免了键合引线的连接方式，增强了封装结构的紧凑性，有效的缩减了芯片封装的厚度，进一步适应了电子元件小型化的市场需求。

公开(公告)号：CN103000608A

公开(公告)日：2013-03-27

申请号：CN201210537699.6

申请日：2012-12-11

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春 ,  叶佳明

IPC: H01L23/495

CPC classification number: H01L23/495 ,  H01L23/4951 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明涉及一种多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；层叠在所述第二组件之上的至少一个第三组件；所述第三组件位于所述第二组件的外侧，所述第三组件以及所述第三组件与所述第二组件互相分离，不接触；每一所述第二组件通过第一组突起结构电性连接至所述第一组件；所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件。

公开(公告)号：CN102832189A

公开(公告)日：2012-12-19

申请号：CN201210334500.X

申请日：2012-09-11

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 谭小春 ,  陈伟

IPC: H01L23/49 ,  H01L23/00 ,  H01L21/48 ,  H01L25/00

CPC classification number: H01L23/495 ,  H01L23/3107 ,  H01L23/49575 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/80 ,  H01L24/92 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/29006 ,  H01L2224/2919 ,  H01L2224/32135 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 依据本发明的实施例提供了一种多芯片封装结构及其封装方法。n个芯片依次堆叠排列于载片台之上；并且，每一芯片部分覆盖下层所述芯片，以使下层芯片的焊垫裸露；第二键合引线将其中一所述芯片上的焊垫连接至另一所述芯片上的焊垫；第一键合引线将所述焊垫连接至引脚，从而获得了最小的封装面积，并且可以使得第一键合引线和第二键合引线的长度最短，降低由于键合引线的自身电阻带来的功率损耗，提高引线键合的可靠性。