一种半导体器件及其制造封装方法

    公开(公告)号:CN110828388B

    公开(公告)日:2025-03-11

    申请号:CN201810910248.X

    申请日:2018-08-10

    Abstract: 本发明公开了一种半导体器件及其制造封装方法,包括芯片、引线框架和封装体,引线框架包括芯片座和引脚,还包括导流引线,导流引线分别与芯片和引脚连接、导流引线中段向芯片外凸出,封装体注塑成型包覆于芯片、引线框架外且引脚部分伸出封装体,该封装体上设置有浇注口,浇注口设置于靠近导流引线的一侧。本发明将浇注口设置在靠近导流引线的一侧,使得封装体注塑时能够顺着导流引线的方向流动,有效消除了导流引线下方的气孔及熔接线;将导流引线的中段向芯片外凸出,使导流引线与芯片、导流引线与引线框架之间的间隙扩大,方便封装体顺利填充进去;有效防止芯片脱层、封装体胶体开裂、水汽入侵、离子污染等问题,提高了半导体器件的使用寿命。

    功率模块及其制备方法、电器设备

    公开(公告)号:CN112582386B

    公开(公告)日:2022-05-27

    申请号:CN201910925754.0

    申请日:2019-09-27

    Abstract: 本发明提供了一种功率模块及其制备方法、电器设备,该功率模块包括:DBC基板,所述DBC基板包括绝缘陶瓷层以及分别固定在所述绝缘陶瓷层相对两侧的电路层及散热层;设置在所述电路层上的至少一个第一芯片及至少一个第二芯片,且每个第一芯片与所述电路层电连接;镶嵌在所述绝缘陶瓷层并与所述电路层同层设置的印刷电路板;其中,所述印刷电路板与所述至少一个第一芯片电连接,且所述印刷电路板环绕所述至少一个第二芯片并与每个第二芯片电连接。在上述技术方案中,通过采用将印刷电路板镶嵌在DBC基板中用于走线,方便芯片的走线,并且芯片可以通过DBC基板直接散热,提高了散热效果。

    芯片贴装结构及方法
    43.
    发明公开

    公开(公告)号:CN113889450A

    公开(公告)日:2022-01-04

    申请号:CN202111093438.5

    申请日:2021-09-17

    Abstract: 本发明涉及一种芯片贴装结构及方法。该芯片贴装结构包括:芯片;以及,键合线,连接于所述芯片,所述键合线包括相互连接的铜线和铝线;该芯片贴装方法,包括以下步骤:准备通过铝线和铜线制成的键合线;准备芯片;将芯片与键合线连接。本发明的铝线可以增强键合质量,铜线可以提升可靠性与导电性,且通过铝线和铜线制成的键合线抗剪强度高于单个铝线。

    一种终端结构、其制作方法及电子器件

    公开(公告)号:CN112993006A

    公开(公告)日:2021-06-18

    申请号:CN201911276730.3

    申请日:2019-12-12

    Abstract: 本申请涉及电力电子器件技术领域,特别涉及一种终端结构、其制作方法及电子器件,其中,终端结构包括衬底,衬底具有主结原胞区和终端区,终端区包括靠近主结原胞区的过渡区和位于过渡区远离主结原胞区一侧的截止环;其中,衬底在位于过渡区与截止环之间的部位具有至少一个沟槽,终端区内形成有电容场板,电容场板覆盖各沟槽的侧面。本申请公开的终端结构,能够降低终端结构的面积占比,从而降低芯片的制造成本。

    芯片的封装方法及芯片封装模块

    公开(公告)号:CN112786460A

    公开(公告)日:2021-05-11

    申请号:CN201911090219.4

    申请日:2019-11-08

    Abstract: 本发明涉及一种芯片的封装方法及芯片封装模块。该芯片的封装方法包括以下步骤:提供第一芯片,所述第一芯片的表面设有至少一个电极;在所述第一芯片的正面形成胶膜,且在所述电极对应的所述胶膜上开设有电极开口,以在所述电极开口处形成电极槽;在其中至少一个所述电极槽内装设第二芯片,并在所述第一芯片和所述第二芯片之间形成中间电极;在所述第一芯片的背面和侧面形成密封层。利用该封装方法能够解决现有技术中多芯片封装时封装壳体的封装面积较大,且不同芯片依靠导线连接时芯片杂散电感大的问题,达到减小封装体积和降低杂散电感的目的。

    一种功率器件及其基板
    46.
    发明公开

    公开(公告)号:CN112635429A

    公开(公告)日:2021-04-09

    申请号:CN201910951437.6

    申请日:2019-10-08

    Abstract: 本发明涉及电子电器技术领域,具体涉及一种功率器件及其基板。该基板包括绝缘部、导热部、第一导电部和第二导电部,所述绝缘部沿自身厚度方向相对的两侧中,一侧连接有所述导热部,另一侧连接有所述第一导电部和所述第二导电部,所述第一导电部和所述第二导电部之间具有绝缘间隔;所述绝缘部位于所述绝缘间隔的部分处设置有沉槽,所述沉槽自所述绝缘部的表面向所述导热部所在的方向延伸。本发明所提供的基板即便尺寸相对较小,其绝缘可靠性也相对较高,安全隐患相对较小。

    功率模块及其制备方法、电器设备

    公开(公告)号:CN112582386A

    公开(公告)日:2021-03-30

    申请号:CN201910925754.0

    申请日:2019-09-27

    Abstract: 本发明提供了一种功率模块及其制备方法、电器设备,该功率模块包括:DBC基板,所述DBC基板包括绝缘陶瓷层以及分别固定在所述绝缘陶瓷层相对两侧的电路层及散热层;设置在所述电路层上的至少一个第一芯片及至少一个第二芯片,且每个第一芯片与所述电路层电连接;镶嵌在所述绝缘陶瓷层并与所述电路层同层设置的印刷电路板;其中,所述印刷电路板与所述至少一个第一芯片电连接,且所述印刷电路板环绕所述至少一个第二芯片并与每个第二芯片电连接。在上述技术方案中,通过采用将印刷电路板镶嵌在DBC基板中用于走线,方便芯片的走线,并且芯片可以通过DBC基板直接散热,提高了散热效果。

    一种半导体芯片封装件及其制造方法

    公开(公告)号:CN110911376A

    公开(公告)日:2020-03-24

    申请号:CN201811076664.0

    申请日:2018-09-14

    Abstract: 本发明提供了一种半导体芯片封装件及其制造方法,该封装件包括一个引线框架、设置在该引线框架上的一个芯片衬垫、设置在上述芯片衬垫上的一个半导体芯片,其中,该半导体芯片与引线框架通过芯片衬垫电连接。并且,上述芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数。通过在引线框架与半导体芯片之间设置一芯片衬垫,且该芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数,缓解半导体芯片内部应力较大问题,减缓半导体芯片内部晶胞损伤程度,改善半导体芯片翘曲出现能带弯曲,提高半导体芯片封装器件的可靠性能。

    一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法

    公开(公告)号:CN110808235A

    公开(公告)日:2020-02-18

    申请号:CN201810884478.3

    申请日:2018-08-06

    Abstract: 本发明涉及晶体管封装技术领域,公开了一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法,该沟槽型绝缘栅双极型晶体管封装结构包括:沟槽型绝缘栅双极型晶体管,沟槽型绝缘栅双极型晶体管包括与发射极电连接的发射极金属层以及位于发射极金属层一侧的沟槽型栅极;引线框架,引线框架包括用于固定沟槽型绝缘栅双极型晶体管的芯片放置区以及发射极引出端;连接发射极金属层与发射极引脚的第一焊线,第一焊线一端与发射极金属层背离沟槽型栅极的表面连接形成条形的第一焊点,另一端与发射极引出端连接形成第二焊点,且第一焊点的延伸方向垂直于沟槽型栅极沟槽的延伸方向。该封装结构减小了单个沟槽的应力,提高了焊线良率,提高了芯片的可靠性。

Patent Agency Ranking