-
公开(公告)号：CN114253090B
公开(公告)日：2024-01-30
申请号：CN202210072959.0
申请日：2022-01-21
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
Abstract: 本申请实施例公开了一种光刻图形的优化方法和装置，该方法用于集成电路器件，集成电路的扩散层包括有源Active区和浅沟道隔离STI区，浅沟道隔离区填充有氧化硅薄膜层，氧化硅薄膜层的目标图形区上方设有光刻胶图层；具体包括：获取光刻图形的样本数据，样本数据包括光刻胶图层的第一尺寸信息以及与有源区的第一间距；基于样本数据生成第一光罩图形，第一目标图形的图形误差大于误差阈值；基于第一目标图形的图形误差进行光学邻近OPC校正，获得矫正后的第二光罩图形。通过本方案可以对第一光罩图形进行图形优化，获得第二光罩图形，抵消有源区侧壁产生的二次曝光引起图形误差，避免出现光刻胶倒塌，同时也提高了光刻机的曝光精度。
-
公开(公告)号：CN117176521A
公开(公告)日：2023-12-05
申请号：CN202311441062.1
申请日：2023-11-01
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H04L25/03
Abstract: 本申请公开了一种两级级联判决器、判决反馈均衡器和有线接收机，提高了判决器的速度。该两级级联判决器的第一级电路为强臂判决器。第二级电路包括：四个PMOS管M9、M10、M18、M19以及三个NMOS管M17、M20、M21；其中，M9、M10、M18、M19的源极均接电源；M19、M18的栅极各自接强臂判决器的第一输出端MN和第二输出端MP；M17、M9、M10的栅极均接收时钟信号；M9、M18、M20的漏极以及M21的栅极均接第二级电路的第一输出端ON；M10、M19、M21的漏极以及M20的栅极均接第二级电路的第二输出端OP；M20、M21的源极以及M17的漏极连接在一起；M17的源极接地。
-
公开(公告)号：CN114326330B
公开(公告)日：2023-09-26
申请号：CN202210071674.5
申请日：2022-01-21
Applicant: 锐立平芯微电子(广州)有限责任公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种光刻图形的优化方法及装置，该方法用于集成电路器件；具体包括：获取光刻图形的样本数据，样本数据包括所述目标图形区的第一尺寸信息以及所述至少两个材料层的材料信息；基于样本数据生成的第一光罩图形对光刻胶图层进行光刻，生成第一目标图形，第一目标图形的图形尺寸误差大于误差阈值；基于第一目标图形的图形尺寸误差进行光学邻近OPC校正，获得矫正后的第二光罩图形。本方案可以对图形尺寸误差超过阈值的第一光罩图形进行图形优化，获得图形尺寸误差更小的第二光罩图形，不仅提高了光刻的精度，避免出现光刻胶残留，且提高了后续的工艺窗口，提高产品的良品率。
-
公开(公告)号：CN116487421A
公开(公告)日：2023-07-25
申请号：CN202310641125.1
申请日：2023-05-31
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L29/45 , H01L29/417 , H01L21/336 , H01L29/786
Abstract: 本申请实施例公开了一种场效应晶体管及其制作方法，该方法中所述源极和所述漏极中至少一个包括层叠的第一电极层、第二电极层和第三电极层，其中，所述第一电极层和所述第三电极层中包括NiSi，所述第二电极层中包括HfO2，从而可以利用第二电极层中的HfO2阻挡第三电极层中的镍原子与有源区中的硅原子相互扩散，进而减缓硅化物在高温下快速团聚形成高阻NiSi2，提高金属电极中包括镍原子时，场效应晶体管的稳定性，即提高NiSi作为场效应晶体管的金属电极时的稳定性，同时利用第二电极层中的HfO2阻挡第三电极层中的镍原子与有源区中的硅原子相互扩散，还可以提高所述第一电极层和有源区之间的接触界面的平滑度。
-
公开(公告)号：CN116230045A
公开(公告)日：2023-06-06
申请号：CN202310222650.X
申请日：2023-03-08
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G11C11/16
Abstract: 本发明提供一种写入驱动电路，包括背偏生成电路和磁隧道结电路，所述背偏生成电路的第一输入端用于获取写入数据，所述背偏生成电路的第二输入端用于获取读写控制信号，通过对写入数据和读写控制信号进行分析，提供与所述写入数据和读写控制信号相适配的背栅偏压，将所述背栅偏压作为所述磁隧道结电路的控制信号，从而能够根据实际读写情况所需的驱动能力，对写“0”、写“1”和读分别提供不同的背栅偏压，能够有效降低电路功耗。同时避免了传统字线驱动电路电源VCOM切换时间较长的问题，提高MRAM电路读写的速度，并且背栅调节功能应用到字线驱动电路设计中，可以很好的解决MRAM写入操作的超压问题，提高电路的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN116072535A
公开(公告)日：2023-05-05
申请号：CN202310055946.7
申请日：2023-01-18
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/308 , H01L21/027
Abstract: 本申请涉及半导体技术领域，特别是涉及一种沟槽的制备方法。一种沟槽的制备方法包括：提供基底，基底包括待第一刻蚀区；在基底上形成光刻胶层，光刻胶层覆盖基底的上表面；在光刻胶层对应第一待刻蚀区的位置设置Sbar标记，Sbar标记的宽度小于第一待刻蚀区的宽度；对Sbar标记及光刻胶层进行光刻，以得到图形化光刻胶层，图形化光刻胶层对应第一待刻蚀区的位置内形成有第一开口，第一开口内对应Sbar标记的位置具有预设厚度的残留光刻胶层；基于图形化光刻胶层对基底进行刻蚀，以于基底内形成第一沟槽，第一沟槽的底部呈阶梯状。本方法通过在光刻胶层对应第一待刻蚀区的位置设置Sbar标记，达到了同一个沟槽内产生不同的刻蚀深度。
-
公开(公告)号：CN116052497A
公开(公告)日：2023-05-02
申请号：CN202211573695.3
申请日：2022-12-08
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
Abstract: 本发明提供一种半导体混合实境培训方法、装置、电子设备及存储介质，对于所获取的使用者的目标考核事件，可以对该目标考核事件所在的现场环境进行虚拟化，以建立该现场环境的虚拟画面；进而，调取已建立的三维虚拟实境的实体画面，对该实体画面与虚拟画面进行整合输出；进一步，捕捉使用者在所输出画面中的行为反应，并基于所捕捉的使用者的行为反应输出使用者的考核结果。基于本发明，能够藉由混合实境的模式，模拟人员在在半导体厂内对操作流程的学习、安全管理的教育、突发事件的反应，做正确及完整的教育培训。采取的是类似情景学习，能加强人员学习的吸收效果，达成演练的成效。
-
公开(公告)号：CN115621145A
公开(公告)日：2023-01-17
申请号：CN202211316650.8
申请日：2022-10-26
Applicant: 锐立平芯微电子(广州)有限责任公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/66
Abstract: 本申请实施例公开了一种晶圆缺陷检测优化方法及设备，涉及半导体技术领域，方法包括：接收目标晶圆盒并获取对应的尾数信息，尾数信息用于区分检测批次，且目标晶圆盒中放置有通过各个腔体生产的待测晶圆；确定目标晶圆盒的目标检测项目，并根据目标检测项目、对应的晶圆抽检机制以及尾数信息，从目标晶圆盒中抽检对应编号的目标晶圆；其中，不同的检测项目对应不同的晶圆抽检机制，晶圆抽检机制用于确定并计算抽检晶圆的数量和标号；对选中的目标晶圆进行缺陷检测。
-
公开(公告)号：CN115524351A
公开(公告)日：2022-12-27
申请号：CN202211316855.6
申请日：2022-10-26
Applicant: 锐立平芯微电子(广州)有限责任公司 , 广东省大湾区集成电路与系统应用研究院
IPC: G01N23/20008 , G01N23/04 , G01N1/28
Abstract: 本发明提供的一种试片前处理方法，属于半导体制备技术领域，包括以下步骤：S1在待处理试片的背面设置粘性物质，通过粘性物质将待处理试片固定在离心设备上；S2在待处理试片的表面滴上环氧树脂，并通过离心方式使环氧树脂均匀布满待处理试片表面；S3取下待处理试片后对环氧树脂进行固化处理形成保护层；S4在保护层上形成金属层。本发明通过研磨机、环氧树脂、加热板和镀金机等实验室基础设备及材料，快速有效地在试片上形成保护膜以避免试片在后续制程中因离子束照射而受损，大大节省了设备成本支出与时间支出。
-
公开(公告)号：CN115440583A
公开(公告)日：2022-12-06
申请号：CN202211310053.4
申请日：2022-10-25
Applicant: 锐立平芯微电子(广州)有限责任公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/311 , H01L21/768
Abstract: 本发明涉及半导体技术领域,公开了芯片金属互连线的制作方法及氧化层去除方法，在实际使用时，本发明通过在一个物理气相沉积腔体内完成前层金属线表面的氧化层去除和后续的沉积工艺制作，不用额外增加一个预清洁蚀刻腔体来蚀刻掉氧化层，减少了芯片金属互联线制作时所需要的腔体数量和维护成本，而且由于不用因去除前层金属线表面的氧化层将芯片在腔体之间周转，增加了芯片产出。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.044 seconds)
