公开(公告)号：CN116230045A

公开(公告)日：2023-06-06

申请号：CN202310222650.X

申请日：2023-03-08

Applicant: 广东省大湾区集成电路与系统应用研究院

Inventor： 王治安 ,  赵星 ,  李建忠 ,  朱伟 ,  李彬鸿 ,  罗军 ,  王云 ,  薛静 ,  叶甜春

IPC: G11C11/16

Abstract: 本发明提供一种写入驱动电路，包括背偏生成电路和磁隧道结电路，所述背偏生成电路的第一输入端用于获取写入数据，所述背偏生成电路的第二输入端用于获取读写控制信号，通过对写入数据和读写控制信号进行分析，提供与所述写入数据和读写控制信号相适配的背栅偏压，将所述背栅偏压作为所述磁隧道结电路的控制信号，从而能够根据实际读写情况所需的驱动能力，对写“0”、写“1”和读分别提供不同的背栅偏压，能够有效降低电路功耗。同时避免了传统字线驱动电路电源VCOM切换时间较长的问题，提高MRAM电路读写的速度，并且背栅调节功能应用到字线驱动电路设计中，可以很好的解决MRAM写入操作的超压问题，提高电路的可靠性。

公开(公告)号：CN115421027A

公开(公告)日：2022-12-02

申请号：CN202211131152.6

申请日：2022-09-16

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  锐立平芯微电子(广州)有限责任公司

Inventor： 朱伟 ,  张红丽 ,  李彬鸿 ,  赵星 ,  叶甜春 ,  王云

IPC: G01R31/28 ,  G01R29/08

Abstract: 本申请提供了一种芯片失效类型测试系统，包括：检测装置，用于输出检测信号至待测芯片；处理装置，与检测装置通信连接，且与待测芯片通信电连接，处理装置用于至少控制检测信号的测试频率和测试功率以对待测芯片进行测试，并根据待测芯片在测试过程中的输出信号确定到待测芯片是否失效以及在失效情况下确定失效类型。该系统将处理装置与检测装置连接，通过处理装置至少控制检测信号的测试频率和测试功率以对待测芯片进行测试，并根据待测芯片在测试过程中的输出信号确定到待测芯片是否失效以及在失效情况下确定失效类型，实现芯片测试的自动化控制，进而解决了现有技术中无法自动识别区分芯片失效类型的问题。

公开(公告)号：CN115357107A

公开(公告)日：2022-11-18

申请号：CN202211031515.9

申请日：2022-08-26

Applicant: 广东省大湾区集成电路与系统应用研究院

Inventor： 朱伟 ,  李建忠 ,  赵星 ,  李彬鸿 ,  王云 ,  薛静 ,  叶甜春

IPC: G06F1/24 ,  G06F11/14

Abstract: 本发明公开了一种基于芯片电磁兼容测试的复位方法、装置及系统，该方法包括：当完成电磁兼容测试，被测芯片失效时，进行初始化配置；在完成初始化配置后，检测是否接收到上位机的复位控制指令；当接收到上位机的复位控制指令时，根据所述复位控制指令，获取被测芯片复位所需的复位通道、复位持续时间和复位电压值；根据所述复位通道、所述复位持续时间和所述复位电压值，向被测芯片输出复位控制信号。采用本发明实施例，通过判断并接收上位机的复位控制指令，实现对被测芯片对应的复位通道，按复位持续时间和复位电压值输出复位控制信号，以使被测芯片满足复位条件，实现针对需要通过控制引脚恢复的失效芯片的自动复位。

公开(公告)号：CN218351469U

公开(公告)日：2023-01-20

申请号：CN202222927400.X

申请日：2022-11-03

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  锐立平芯微电子(广州)有限责任公司

Inventor： 王国庆 ,  张骥 ,  叶甜春 ,  李彬鸿 ,  罗军 ,  苏炳熏 ,  黎婉雯 ,  朱伟

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/423

Abstract: 本申请提供了一种半导体器件以及FDSOI，该半导体器件包括基底以及栅极，其中，基底包括依次层叠的第一衬底层、埋氧化层以及第二衬底层，埋氧化层包括空腔、沿预定方向间隔设置的第一埋氧化部以及第二埋氧化部，空腔为第一衬底层、第二衬底层、第一埋氧化部以及第二埋氧化部之间的空隙，预定方向为垂直于基底的厚度方向；栅极位于第二衬底层的远离埋氧化层的表面上，栅极在埋氧化层上的投影位于空腔中。空腔解决了现有技术中的FDSOI由于氧化层中的陷阱电荷以及界面态导致的性能较差的问题，保证了半导体器件的总剂量效应较低，且空腔使得埋氧化层不会被击穿，保证了半导体器件的性能较好。

公开(公告)号：CN218975146U

公开(公告)日：2023-05-05

申请号：CN202223333035.6

申请日：2022-12-13

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  锐立平芯微电子(广州)有限责任公司

Inventor： 王国庆 ,  张骥 ,  叶甜春 ,  朱纪军 ,  李彬鸿 ,  罗军 ,  赵杰 ,  黎婉雯 ,  朱伟

IPC: G11C11/417 ,  G11C11/419 ,  G11C7/10 ,  G11C5/14

Abstract: 本申请提供了一种SRAM单元以及SRAM，该SRAM单元包括锁存器、第一反相器以及第二反相器，其中，锁存器包括第一输入端、第二输入端、第一输出端以及第二输出端；第一反相器的输入端与锁存器的第一输出端电连接，第一反相器的输出端与锁存器的第一输入端电连接；第二反相器的输入端与锁存器的第二输出端电连接，第二反相器的输出端与锁存器的第二输入端电连接。保证了第一反相器以及第二反相器可以使得锁存器的背栅电位做出自适应变化，以使得SRAM单元的阈值电压进行自适应调控，保证了SRAM单元的静态噪音容限较大，解决了现有技术中的SRAM由于噪声容限较小导致性能差的问题，保证了SRAM单元的性能较好。