-
公开(公告)号：CN113192969B
公开(公告)日：2023-07-25
申请号：CN202110287456.0
申请日：2021-03-17
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L23/48 , H01L21/762 , H01L29/786
Abstract: 本发明涉及一种多层绝缘体上硅锗衬底及其制备方法、应用。一种多层绝缘体上硅锗衬底，包括由下至上依次堆叠的背衬硅层、第一绝缘层、硅层；硅层上交替垂直堆叠n层第二绝缘层和n层硅锗层，并且靠近硅层的是所述第二绝缘层；所述硅锗的化学式为Si1‑xGex，0＜x＜0.5；其中，n为1以上的正整数；所述第二绝缘层设有使底部相邻层裸露的凹槽，所述硅锗层充满所述凹槽并且覆盖所述第二绝缘层的上表面。本发明可用于形成3D垂直堆叠全耗尽晶体管结构，有利于减小器件的短沟道效应(decrease short channel effect)，同时多层沟道结构有利于提升器件的开态电流(Improve Ion)，在小尺寸半导体器件的制备中有望得到应用。
-
公开(公告)号：CN111721986B
公开(公告)日：2022-05-20
申请号：CN202010433759.4
申请日：2020-05-21
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明公开了一种宽输入共模电压范围电流检测放大器电路，属于电流检测放大器电路技术领域，在电流检测时用低压域有限输入共模范围的运算放大器实现了超宽范围的共模电压输入，高压的压降降在电阻上，所有运算电路均由低压器件实现，不需要额外产生高压电压源和用到高压器件，能以超小面积实现需要功能。
-
公开(公告)号：CN111555737B
公开(公告)日：2022-05-20
申请号：CN202010433903.4
申请日：2020-05-21
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H03K3/356
Abstract: 本发明公开了一种可控压摆率N型MOS高边驱动电路，属于驱动电路技术领域，用可控电流对开关的栅极充放电，在充放电完成时，强开或者强关栅极以防止栅极的电压扰动，所有MNx为与衬底隔离的NMOS器件，M0为需驱动的高边N型MOS开关，VHIGH为驱动的电源。最左侧MN0‑MN3提供了偏置电路，M1为源级跟随器结构，限制M0栅极的充电电压，实现高边驱动以及可控压摆率的功能。
-
公开(公告)号：CN111721436B
公开(公告)日：2021-11-23
申请号：CN202010433667.6
申请日：2020-05-21
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明公开了一种功率器件的过温检测电路，属于过温检测电路技术领域，三极管的PN结发射极与场效应管共享一个PGND，相对应的比较电平也对应到同一个电位，场效应管的热能可以通过PGND的金属连线绕过DTI传到三极管的发射极，其次PGND与三极管的B，C端节点在NPN的版图上形成类似于插指电容结构，用于加热NPN的B，C端金属连线，从而加热NPN管，所有以上金属层的面积需要完全覆盖NPN管以实现最佳的热传导。
-
公开(公告)号：CN113270505A
公开(公告)日：2021-08-17
申请号：CN202110396769.X
申请日：2021-04-13
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L31/0216 , H01L31/105 , H01L31/18
Abstract: 本发明涉及半导体生产领域，特别涉及一种光电探测器结构及其制备方法。一种光电探测器结构包括：衬底，第一氧化硅层，第二氧化硅层，第二氧化硅层的厚度为10nm～1μm，氧化铝层，P‑I‑N堆叠层。其制备方法：在衬底上形成锗缓冲层；形成本征半导体层；形成P型半导体层；形成氧化铝层，形成或不形成第二氧化硅层，得到衬底A，并且第二氧化硅层的厚度为10nm～1μm；在另一衬底上形成第一氧化硅层，并且若衬底A不形成第二氧化硅层，则继续形成第二氧化硅层，得到衬底B；将衬底A和衬底B键合；去除A衬底中的衬底和锗缓冲层；形成N型半导体层。本发明在PIN堆叠结构下方设有较厚的双层氧化硅结构，这样利于增强器件内部光学反射，在器件内部形成光学谐振腔，增强其光学谐振腔效应。
-
Patent Agency Ranking
公开(公告)号：CN113013288A
公开(公告)日：2021-06-22
申请号：CN202110160739.9
申请日：2021-02-05
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L31/18 , H01L31/028 , H01L31/105 , H01L27/144
Abstract: 本发明涉及一种探测器的集成结构及其方法。一种探测器的集成方法：在第一衬底上制作读出电路结构，然后在读出电路结构的表面形成第一介质层，获得衬底A；在第二衬底的表面由下至上依次形成锗缓冲层、堆叠本征层、P型掺杂锗层、第二介质层，获得衬底B；其中，堆叠本征层是由Ge层和Ge1‑xMx层交替重复堆叠n次而成，M为Si或Sn；将衬底A和衬底B键合；在键合后去除第二衬底、锗缓冲层，然后在堆叠本征层的表面形成N型掺杂锗层，再制作探测器结构；将读出电路结构和探测器结构互连。本发明将未制作出探测器的衬底键合在读出电路结构衬底中，简化了集成流程，提高了集成度，还解决了无法精确对准的问题。
-
公开(公告)号：CN113471288B
公开(公告)日：2024-06-14
申请号：CN202110548134.7
申请日：2021-05-19
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/762
Abstract: 本发明涉及一种全耗尽绝缘体上硅衬底、晶体管及其制备方法、用途。全耗尽绝缘体上硅衬底的制备方法：在背衬硅层上形成氧化硅层；进行光刻和蚀刻，使氧化硅形成多条沟槽，并且沟槽贯穿氧化硅层且深入背衬硅层中，使背衬硅层的表面被分隔成多个硅线条，氧化硅层被分隔成多个氧化硅线条；形成硅顶层，硅顶层填充沟槽并覆盖氧化硅线条；减薄硅顶层；在硅顶层表面涂布光刻胶，图形化，以使覆盖氧化硅线条以及相邻氧化硅线条间隔区域的硅顶层表面曝露；进行氧注入；之后退火，以形成氧化硅隔离层。本发明制作的衬底能减小寄生电容，提高运行速度；还能降低漏电，具有更低的功耗；还能消除闩锁效应；还能抑制衬底脉冲电流干扰；同时引入应变。
-
公开(公告)号：CN113192970B
公开(公告)日：2023-01-31
申请号：CN202110287639.2
申请日：2021-03-17
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L23/48 , H01L21/762 , H01L29/786
Abstract: 本发明涉及一种多层绝缘体上硅衬底及其制备方法、应用。一种多层绝缘体上硅衬底，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一硅层；第一硅层上交替垂直堆叠n层第二绝缘层和n层第二硅层，并且靠近第一硅层的是所述第二绝缘层；其中，n为1以上的正整数；所述第二绝缘层设有使底部相邻层裸露的凹槽，所述第二硅层充满所述凹槽并且覆盖所述第二绝缘层的上表面。本发明可用于形成3D垂直堆叠全耗尽晶体管结构，有利于减小器件的短沟道效应(decrease short channel effect)，同时多层沟道结构有利于提升器件的开态电流(Improve Ion)，在小尺寸半导体器件的制备中有望得到应用。
-
公开(公告)号：CN113013287A
公开(公告)日：2021-06-22
申请号：CN202110144207.6
申请日：2021-02-02
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L31/18 , H01L31/028 , H01L31/105 , H01L27/144
Abstract: 本发明涉及一种探测器的集成结构及其方法。一种探测器的集成方法：在第一衬底上制作电子电路结构，然后在电子电路结构的表面形成第一介质层，获得衬底A；在第二衬底的表面由下至上依次形成锗缓冲层、堆叠本征层、P型掺杂锗层、第二介质层，获得衬底B；其中，所述堆叠本征层是由Ge1‑xSnx层和Ge1‑ySiy层交替重复堆叠n次而成，0＜x≤0.3，0＜y≤0.3，n≥1；将衬底A和衬底B键合；在键合后去除第二衬底、锗缓冲层，然后在堆叠本征层的表面形成N型掺杂锗层，再制作探测器结构；将电子电路结构和探测器结构互连。本发明将未制作出探测器的衬底键合在电子电路结构衬底中，简化了集成流程，提高了集成度，还解决了无法精确对准的问题。
-
公开(公告)号：CN112635391A
公开(公告)日：2021-04-09
申请号：CN202011419129.8
申请日：2020-12-07
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/762 , H01L29/78 , H01L29/786 , H01L21/336
Abstract: 本发明涉及一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法。一种绝缘体上应变锗锡硅衬底的制备方法，包括：在第一衬底上依次堆叠形成第一锗层、Ge1‑x‑ySnxSiy层、第二锗层，并且0≤x＜1，0＜y≤1，x+y≤1；去除第二锗层，在Ge1‑x‑ySnxSiy层的表面形成介质层，获得衬底A；在第二衬底上形成埋氧层，获得衬底B；将衬底A和衬底B键合，之后去除第一衬底、第一锗层。晶体管的制备方法：在绝缘体上应变锗锡硅衬底的Ge1‑x‑ySnxSiy层上制作栅极，并在栅极两侧的Ge1‑x‑ySnxSiy层上进行掺杂以制作源漏极。本发明向半导体层中引入双轴应变，显著增加了衬底制成的晶体管的沟道迁移率。
-
-
-
-
-
-
-
-
-
Search Results
397
records
(took 0.097 seconds)
