-
公开(公告)号：CN105088166A
公开(公告)日：2015-11-25
申请号：CN201510524327.3
申请日：2015-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变型氧化钒材料及其制备方法，所述制备方法包括如下步骤：提供氧化钒基材，对所述氧化钒基材进行气体离子注入，得到具有预设相变温度的相变型氧化钒材料。后续可选择性地通过进一步退火来调整氧化钒中注入气泡的形成情况，进一步调整应力应变及相变温度。本发明的相变型氧化钒材料的制备方法步骤简单，工艺重复性好，灵活性强，通过改变气体离子的注入剂量，可以连续调节氧化钒的相变温度。同时，本发明兼容性好，可与其它相变温度方法相结合，实现更大的相变温度调节范围。本发明还可实现区域相变温度调节，为氧化钒器件的制备提供了一个新的方向。
-
公开(公告)号：CN104986722A
公开(公告)日：2015-10-21
申请号：CN201510275200.2
申请日：2015-05-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 德国亥姆霍兹德累斯顿罗森多夫研究中心
CPC classification number: B81C1/00031 , B81C2201/0198 , H01L21/2633 , H01L21/302
Abstract: 本发明提供一种纳米图形化的方法，所制备结构单元具有周期性排列，所述纳米图形化方法包括以下步骤：提供至少由两种化学元素组成的单晶材料的衬底；对衬底或表面进行加热；利用离子束辐照衬底表面，在衬底表面产生空位。
-
公开(公告)号：CN103137546B
公开(公告)日：2015-06-24
申请号：CN201110384180.4
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L21/8248
Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过退火工艺使Ni层与Si衬底反应生成NiSi2，通过刻蚀工艺控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN104681055A
公开(公告)日：2015-06-03
申请号：CN201510107550.8
申请日：2015-03-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C7/06
Abstract: 本发明提供一种灵敏放大器，至少包括：电流隔离电路，用于隔离输入信号及输出信号；连接于所述电流隔离电路的电流放大电路，用于将输入电流放大，并输出相应电压信号；连接于所述电流放大电路的降压电路，用于对所述电流放大电路输出的信号进行降压；连接于所述降压电路的锁存电路，用于锁存所述降压电路输出的信号；连接于所述锁存电路的偏置电路，用于为所述锁存电路提供偏置。本发明的高速电流灵敏放大器不仅时序控制简单，而且有效缩短灵敏放大器读取时间，适于静态随机存储器电路设计，特别适于高速度设计。另外，基于0.13微米SOI CMOS工艺，其仿真结果显示：当灵敏放大器输出电压高电平为70％VDD时，所需时间为51pS。
-
公开(公告)号：CN102751184B
公开(公告)日：2015-05-06
申请号：CN201210254007.7
申请日：2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306
Abstract: 本发明提供一种降低Si表面粗糙度的方法，属于半导体领域，包括步骤：首先提供一至少包括SixGe1-x层以及结合于其表面的Si层的层叠结构，采用选择性腐蚀或机械化学抛光法去除所述SixGe1-x层，获得具有残留SixGe1-x材料的Si层粗糙表面，然后采用质量比为1∶3~6∶10~20的NH4OH: H2O2: H2O溶液对所述Si层粗糙表面进行处理，去除所述残留SixGe1-x材料，以获得光洁的Si层表面。本发明可以有效降低去除应变硅表面的SixGe1-x材料残余，降低应变硅表面的粗糙度，获得光洁的应变硅表面，为后续的器件制造工艺带来了极大的便利。本发明工艺简单，适用于工业生产。
-
Patent Agency Ranking
公开(公告)号：CN103137537B
公开(公告)日：2015-04-15
申请号：CN201110383790.2
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L29/06
Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN103137565B
公开(公告)日：2014-12-24
申请号：CN201110384236.6
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8249 , H01L29/06
Abstract: 本发明提供一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN104157579A
公开(公告)日：2014-11-19
申请号：CN201410457619.5
申请日：2014-09-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
CPC classification number: H01L29/66477
Abstract: 本发明提供一种多沟道全包围栅极的半导体器件结构的制备方法，所述制备方法包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的多个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）于所述多层Ge结构的上表面及多层Ge结构之间及侧壁形成栅介质层。本发明提供了一种工艺简单，成本低廉的多沟道全包围栅极的半导体器件结构的制备方法，所制备的半导体器件结构具有多个沟道，可以进一步提高器件性能。本发明具有结构及工艺简单，集成度高等优点，适用于工业生产。
-
公开(公告)号：CN103926648A
公开(公告)日：2014-07-16
申请号：CN201310015359.1
申请日：2013-01-16
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种SOI基波导耦合器及其制备方法，包括以下步骤：提供一SOI衬底，在所述SOI衬底的顶层硅上形成第一氧化层；在所述第一氧化层上形成第一窗口；自该第一窗口外延生长形成硅岛；在所述硅岛外形成第二氧化层；在所述硅岛上表面的部分第二氧化层上形成第二窗口；湿法腐蚀，在所述第二窗口下的硅岛处形成倾斜角为0.5°-4°的斜面，再去除剩余的第二氧化层；套准光刻后构图，形成垂直和水平方向尺寸分别线性减小的耦合器。本发明利用硅外延生长、各向异性溶液腐蚀等硅微机械加工工艺在SOI上制作波导耦合器，工艺稳定可靠，提高光纤与硅基波导及各种小尺寸光子学器件之间的耦合效率。
-
公开(公告)号：CN102386068B
公开(公告)日：2014-04-09
申请号：CN201110215670.1
申请日：2011-07-29
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 一种锗硅衬底的生长方法，包括如下步骤：提供单晶硅支撑衬底；在单晶硅支撑衬底表面形成籽晶层，所述籽晶层的材料为单晶锗硅；在籽晶层的表面形成插入层，所述插入层的材料为锗组分大于籽晶层中锗组分的单晶锗硅；在插入层的表面形成锗硅晶体层。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.248 seconds)
