-
公开(公告)号：CN112257368A
公开(公告)日：2021-01-22
申请号：CN201910590166.6
申请日：2019-07-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/34
Abstract: 一种时钟布局方法、装置、EDA工具及计算机可读存储介质，所述方法包括：在时钟源布局结束后，且FPGA器件上提供的时钟资源小于或等于所需时钟资源时，初始化所述FPGA器件上所有全局时钟的可用时钟域集及代价；基于初始化的结果，判断所述FPGA器件上是否存在时钟资源溢出的时钟域；当存在时钟资源溢出的时钟域时，对所述存在时钟资源溢出的时钟域内的全局时钟进行时钟约束，直至所述FPGA器件上各个时钟域内均没有时钟资源溢出。采用上述方案，可以缩短时钟布局所需的时间，并且可以提高布局整体质量。
-
公开(公告)号：CN111812490A
公开(公告)日：2020-10-23
申请号：CN201910292343.2
申请日：2019-04-12
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/317 , G01R31/3185 , G01R31/3187
Abstract: 一种测试FPGA芯片中信号传输延时的方法，通过可编程互联线将至少一个CLB模块和至少一个I/O模块连接成环形振荡器，环形振荡器中的CLB模块的数量为奇数，CLB模块中的LUT模块配置为非门电路。本发明直接利用FPGA芯片自带的逻辑资源和互联资源进行信号传输延时测试，免去了额外的电路开销，节省了电路面积，测试方法非常灵活且准确，可以支持各个位置的测试和各种晶体管类型的测试。
-
公开(公告)号：CN109765987B
公开(公告)日：2020-07-17
申请号：CN201711067134.5
申请日：2017-11-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F1/3296 , G06F15/78
Abstract: 一种可编程芯片电路，包括：功能电路和背偏置电路，所述功能电路包括：一个或者多个相互耦接的功能模块，所述背偏置电路与所述功能模块耦接，适于生成背偏压信号，调节所述功能模块的工作模式，包括：背偏置模块、背偏压信号通道和背偏压信号选择模块，其中：所述背偏置模块，与所述背偏压信号通道耦接，适于生成背偏压信号；所述背偏压信号通道，与所述背偏压信号选择模块耦接，适于合成全局背偏压信号，并输出至所述背偏压信号选择模块；所述背偏压信号选择模块，与所述功能模块耦接，适于根据所述功能模块的性能需求，输出对应的全局背偏压信号，调节所述功能模块的工作模式。应用上述电路，可以通过背偏压信号，调节所述电路的工作模式。
-
公开(公告)号：CN106847819A
公开(公告)日：2017-06-13
申请号：CN201510882991.5
申请日：2015-12-03
Applicant: 上海复旦微电子集团股份有限公司
IPC: H01L27/11524
Abstract: 一种NAND闪存存储单元、NAND闪存及其形成方法。所述NAND闪存存储单元包括：半导体衬底；位于所述半导体衬底上的第一鳍部；所述第一鳍部至少包括从下到上层叠的第一隔离层、第一叠层结构、第二隔离层和第二叠层结构；所述第一叠层结构包括第一源层、第一沟道层和第一漏层；所述第二叠层结构包括第二源层、第二沟道层和第二漏层。所述NAND闪存存储单元具有很好的工艺尺寸持续缩小能力，并且所述NAND闪存存储单元能够从器件结构上解决存储单元读取干扰的问题。同时，所述NAND闪存的形成方法简单，工艺成本降低。
-
公开(公告)号：CN114417764B
公开(公告)日：2025-04-08
申请号：CN202011177185.5
申请日：2020-10-28
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/347 , G06F30/392 , G06F30/394
Abstract: 本发明实施例提供一种FPGA芯片布局的方法、装置及设备，该方法包括：获取时延查找表矩阵函数Id(x，y)，时延查找表矩阵函数Id(x，y)表示电路元素间时延关于电路元素间距离的函数关系，电路元素间时延包括源电路元素和终端电路元素的内部时延及其之间的基本时延，电路元素间距离包括x和y，其分别为终端电路元素的输入引脚j相对于源电路元素的输出引脚i在X和Y方向的距离；将时延查找表矩阵函数Id(x，y)转化为连续的矩阵函数；通过连续的矩阵函数获取连续的时延惩罚函数T(x，y)；基于时延惩罚函数T(x，y)计算电路元素之间的最短时延。本发明实施例的技术方案能够快速且准确地估计出电路中所有路径的时延，并且可以从时延出发，进一步提高布局的质量。
-
Patent Agency Ranking
公开(公告)号：CN114065694B
公开(公告)日：2024-11-19
申请号：CN202010767908.0
申请日：2020-08-03
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/3953 , G06F30/392 , G06F30/347
Abstract: 本发明公开了一种FPGA布线资源图压缩方法，通过对建图得到的初始的多层图DevGraph进行多次压缩操作，依次经过EquGraph、FanoutGraph、RouGraph图数据结构，直至单层二维图结构OneLayerGraph，最终将初始的多层图压缩得到单层二维图结构，再在该单层二维图结构上通过全局布线算法进行全局布线。本发明通过压缩布线资源图，减少问题规模，加速拥挤度评估并保证拥挤度评估的准确度。
-
公开(公告)号：CN118627440A
公开(公告)日：2024-09-10
申请号：CN202310240603.8
申请日：2023-03-10
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/3323 , G06F30/367
Abstract: 一种UVM验证平台及验证、生成方法、装置、系统、介质、设备。所述生成方法包括：获取待验模块描述信息，所述待验模块描述信息包括：所述待验模块中数字电路的总线描述信息以及端口索引信息；基于所述总线描述信息以及端口索引信息，得到所述待验模块中数字电路的总线信息；基于所述待验模块中数字电路的总线信息，从UVM组件库中派生所需组件的类，并基于所派生的类得到相应数量的总线代理组件及其它相关组件；对所获取的组件进行实例化和连接，生成用于对所述待验模块中数字电路进行验证的UVM验证平台。采用上述方案，可以提高UVM验证平台的通用性。
-
公开(公告)号：CN118539924A
公开(公告)日：2024-08-23
申请号：CN202310153286.6
申请日：2023-02-22
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种比较器失调校正电路及方法、电子设备。所述电路包括：失调判断单元，与比较器的输出端连接，适于接收比较器输出信号，并基于所述比较器输出信号判断所述比较器是否存在失调；失调量获取单元，与所述失调判断单元连接，适于当所述比较器存在失调时，获取所述比较器在各个时钟周期的数字失调量；数字码值计算单元，与所述失调量计算单元连接，适于基于所述比较器在各个时钟周期数字失调量得到用于补偿输入失调电压的数字失调码值；数模转换单元，适于将所述数字失调码值转换为相应的模拟电压值，并利用所述模拟电压值，对所述比较器进行输入失调电压补偿。采用上述方案，可以降低比较器失调校正电路对工艺的敏感度，提高移植性。
-
公开(公告)号：CN109635466B
公开(公告)日：2023-05-23
申请号：CN201811548816.2
申请日：2018-12-18
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/367 , G06F30/30
Abstract: 本发明公开了一种用于可配置芯片的功能仿真方法及系统，该仿真方法包含：配置一位流文件；读取并解析位流文件，并根据位流与sram对应关系，对每个sram单元赋值；对芯片的信号端口赋值。本发明在进行功能仿真时直接操作SRAM值以取代烦琐的正常配置流程，不但节省了重复编译的时间，在实际仿真中也节省配置所需要的时间，可以明显提高仿真效率。
-
公开(公告)号：CN114519321A
公开(公告)日：2022-05-20
申请号：CN202011296205.0
申请日：2020-11-18
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/34
Abstract: 本申请实施例提供一种查找表电路及其配置方法。该查找表电路包括：第一至第n+1地址输入端口、进位输入端口、进位输出端口、第一输出端口和第二输出端口、五个多路选择器、二个n输入查找表和二个加法器等。通过控制多路选择器的输出，该查找表电路可以选择性地应用为二个n输入查找表、一个n+1输入查找表以及算数进位逻辑模块。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.027 seconds)
