公开(公告)号：CN111812490B

公开(公告)日：2023-04-28

申请号：CN201910292343.2

申请日：2019-04-12

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 谈佳瑛 ,  俞剑 ,  陈宁 ,  徐烈伟 ,  沈鸣杰

IPC: G01R31/317 ,  G01R31/3185 ,  G01R31/3187

Abstract: 一种测试FPGA芯片中信号传输延时的方法，通过可编程互联线将至少一个CLB模块和至少一个I/O模块连接成环形振荡器，环形振荡器中的CLB模块的数量为奇数，CLB模块中的LUT模块配置为非门电路。本发明直接利用FPGA芯片自带的逻辑资源和互联资源进行信号传输延时测试，免去了额外的电路开销，节省了电路面积，测试方法非常灵活且准确，可以支持各个位置的测试和各种晶体管类型的测试。

公开(公告)号：CN111812490A

公开(公告)日：2020-10-23

申请号：CN201910292343.2

申请日：2019-04-12

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 谈佳瑛 ,  俞剑 ,  陈宁 ,  徐烈伟 ,  沈鸣杰

IPC: G01R31/317 ,  G01R31/3185 ,  G01R31/3187

Abstract: 一种测试FPGA芯片中信号传输延时的方法，通过可编程互联线将至少一个CLB模块和至少一个I/O模块连接成环形振荡器，环形振荡器中的CLB模块的数量为奇数，CLB模块中的LUT模块配置为非门电路。本发明直接利用FPGA芯片自带的逻辑资源和互联资源进行信号传输延时测试，免去了额外的电路开销，节省了电路面积，测试方法非常灵活且准确，可以支持各个位置的测试和各种晶体管类型的测试。