-
公开(公告)号：CN1426066A
公开(公告)日：2003-06-25
申请号：CN02142400.4
申请日：2002-09-27
Applicant: 三菱电机株式会社
Inventor： 大石司
IPC: G11C11/15
CPC classification number: G11C11/16 , G11C7/065 , G11C11/1673 , G11C13/004 , G11C27/024 , G11C2013/0057 , G11C2013/0076
Abstract: 在数据读出时，数据线接受来自数据读出电流供给电路的数据读出电流的供给，与选择存储单元电结合。开关电路使第1至第3节点中逐个轮流与数据线连接。根据分别由第1至第3电压保持电容器保持的第1至第3节点的电压间的比较，生成表示选择存储单元的存储数据的读出数据。借助于开关电路，与选择存储单元的存储数据相应的数据线电压被传递至第1节点，选择存储单元存储“1”数据时的数据线电压被传递至第2节点，选择存储单元存储“0”数据时的数据线电压被传递至第3节点。
-
公开(公告)号：CN1404066A
公开(公告)日：2003-03-19
申请号：CN02132294.5
申请日：2002-09-04
Applicant: 三菱电机株式会社
Inventor： 大石司
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 存储器阵列(10)，被划分m行×n列的多个存储单元块(50)。写入数字线(WDL)，对各个存储单元块以独立的方式按每个存储单元行进行划分。各写入数字线(WDL)，根据通过与写入数字线(WDL)分级配置并由在行方向相邻的多个子块共用的主字线(MWL)及段译码线(SGDL)传送的信息有选择地激活。由于行方向的数据写入电流只流过与选择存储单元块对应的写入数字线(WDL)，所以能够防止发生对非选择存储单元的数据误写入。
-
公开(公告)号：CN100416705C
公开(公告)日：2008-09-03
申请号：CN03101853.X
申请日：2003-01-20
Applicant: 三菱电机株式会社
Inventor： 大石司
IPC: G11C16/06 , H01L29/792
CPC classification number: G11C16/28 , G11C11/5671 , G11C16/0475
Abstract: 本发明提供非易失性半导体存储器，其具有多个非易失性存储单元，各上述非易失性存储单元具有绝缘栅型晶体管，多条位线，基准电流发生电路，比较来自上述基准电流发生电路的基准电流与来自上述读出电流发生电路的残留电流，输出对应于该比较结果的信号的比较电路，上述比较电路比较上述残留电流和上述基准电流，以及具有按照上述比较电路的输出信号生成内部读出数据的内部读出电路。读非易失性半导体存储器能够高速地读出数据。
-
公开(公告)号：CN1822370A
公开(公告)日：2006-08-23
申请号：CN200610058827.3
申请日：2003-01-30
Applicant: 三菱电机株式会社
Inventor： 大石司
IPC: H01L27/10 , H01L27/115 , H01L29/78
CPC classification number: G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/10 , G11C16/26
Abstract: 向存储单元阵列12内的非易失性存储单元MC1的存储区域L2和非易失性存储单元MC2的存储区域L1存储多个数据时，第1控制电路200导通开关电路SW52，向位线BL2供给规定的写入电位VCCW。另外，第2控制电路300导通开关电路SW61和SW63，根据各个存储单元存储的数据量，向位线BL1和BL2分别输出源极电位Vg。
-
公开(公告)号：CN1271715C
公开(公告)日：2006-08-23
申请号：CN03104321.6
申请日：2003-01-30
Applicant: 三菱电机株式会社
IPC: H01L27/10 , H01L27/115 , H01L21/8247 , G11C16/00 , G11C14/00
CPC classification number: G11C16/3459 , G11C11/5628 , G11C11/5642 , G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/10 , G11C16/24 , G11C16/26 , G11C16/30 , G11C16/3454 , G11C2211/5634
Abstract: 半导体存储装置向存储块内的特定的存储单元进行写入动作时，在施加规定期间写入电压后，采用读出放大器电路及比较器进行校验动作。根据校验动作的结果，判断向存储单元的写入不足时，根据存储控制电路的指示再次进行写入动作。此时，存储控制电路调节写入电压。
-
Patent Agency Ranking
公开(公告)号：CN1271714C
公开(公告)日：2006-08-23
申请号：CN03104318.6
申请日：2003-01-30
Applicant: 三菱电机株式会社
Inventor： 大石司
IPC: H01L27/10 , H01L27/115 , H01L21/8247 , H01L29/78 , G11C16/00
CPC classification number: G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/10 , G11C16/26
Abstract: 向存储单元阵列(12)内的非易失性存储单元MC1的存储区域(L2)和非易失性存储单元(MC2)的存储区域(L1)存储多个数据时，第1控制电路(200)导通开关电路(SW52)，向位线(BL2)供给规定的写入电位(VCCW)。另外，第2控制电路(300)导通开关电路(SW61)和(SW63)，根据各个存储单元存储的数据量，向位线(BL1)和(BL2)分别输出源极电位(Vg)。
-
公开(公告)号：CN1263041C
公开(公告)日：2006-07-05
申请号：CN03122096.7
申请日：2003-04-21
Applicant: 三菱电机株式会社
Inventor： 大石司
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 本发明提供一种薄膜磁性体存储器，对应MTJ存储单元的各列设置位线(BL)。另一方面，对应MTJ存储单元的各行设置作为读出选择线用的字线(WL)与作为写入选择线用的写入数位线(WDL)。并且独立设置字线译码器(20r)与数据线译码器(20w)，前者根据读出端口(2)上输入的读出地址(ADDr)有选择地激活字线(WL)，后者根据写入端口(3)上输入的写入地址(ADDw)有选择地激活写入数位线(WDL)。
-
公开(公告)号：CN1252600C
公开(公告)日：2006-04-19
申请号：CN03149353.X
申请日：2003-06-16
Applicant: 三菱电机株式会社
Inventor： 大石司
CPC classification number: G11C14/0081
Abstract: 电源控制部(2)在切断要设为待机状态的相应的电路模块的电源或者整个芯片的电源之前，对该相应的电路模块激活控制信号ST，使该电路模块将数据处理后的运算结果向存储器部(4)转移。电源控制部(2)对处于待机状态的该相应的电路模块再次供给电源时，激活电源供给开始后的控制信号RES，将转移到存储器部(4)的数据恢复到相应的电路模块。进行数据转移和恢复时，电路模块中的触发器串联，采用与通常不同的通路进行数据转送。从而，提供可保持内部信息且高速转移到降低消耗功率的待机模式的半导体装置。
-
公开(公告)号：CN1505039A
公开(公告)日：2004-06-16
申请号：CN03152245.9
申请日：2003-07-28
Applicant: 三菱电机株式会社
Inventor： 大石司
CPC classification number: G11C11/15
Abstract: 在MRAM器件中，将存储块(MA)分为四个区(A～D)，对应于四个区(A～D)分别设置四个恒流电路(13～16)。位线驱动器(10～12)从四个区(A～D)按每区两条选择八条位线(BL)，在各位线(BL)上流入对应于该位线(BL)的恒流电路的输出电流。因此，能够稳定流入位线(BL)的写入电流，且能够进行稳定的数据写入。
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.035 seconds)
