公开(公告)号：CN110197826B

公开(公告)日：2022-11-22

申请号：CN201910132162.3

申请日：2019-02-22

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  铃木健司 ,  高桥彻雄 ,  山下润一

IPC: H01L27/082 ,  H01L27/088 ,  H01L29/06 ,  H01L21/82

Abstract: 本发明提供以能够抑制向单元部的电流集中的方式进行了改善的半导体装置及其制造方法以及电力变换装置。半导体装置具备：半导体芯片、单元表面电极部以及周缘表面构造部。半导体芯片具有：单元部，其是俯视观察时的中央区域的部位，设置有晶体管元件；以及周缘部，其在俯视观察时设置于单元部的周边。单元表面电极部设置于单元部之上。周缘表面构造部设置于周缘部之上，具有比单元表面电极部的上表面高的上表面。使周缘部比单元部薄，以使得与单元部的背面相比周缘部的背面凹陷。将单元部的厚度设为tc。将背面的单元部与周缘部之间的台阶的大小设为dtb。在这种情况下，0％＜dtb/tc≤1.5％。

公开(公告)号：CN114695513A

公开(公告)日：2022-07-01

申请号：CN202111589063.1

申请日：2021-12-23

Applicant: 三菱电机株式会社

Inventor： 田中香次 ,  西康一 ,  陈则

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L21/329 ,  H01L21/331

Abstract: 得到耐压高、生产率优异、能够抑制恢复或截止时的浪涌电压的半导体装置及其制造方法。被注入质子、比漂移层(2)浓度高的第1缓冲层(7)设置于漂移层(2)与第2扩散层(5)之间。比漂移层(2)浓度高的第2缓冲层(8)设置于第1缓冲层(7)与第2扩散层(5)之间。第2缓冲层(8)的峰值浓度比第1缓冲层(7)的峰值浓度高。第1缓冲层(7)的杂质浓度朝向背面而逐渐减小。将从第1缓冲层(7)的峰值位置至漂移层(2)与第1缓冲层(7)的边界为止的长度设为Xa，将从峰值位置至第1缓冲层(7)与第2缓冲层(8)的边界为止的长度设为Xb，Xb＞5Xa。

公开(公告)号：CN114566537A

公开(公告)日：2022-05-31

申请号：CN202111403636.7

申请日：2021-11-22

Applicant: 三菱电机株式会社

Inventor： 中谷贵洋 ,  新田哲也 ,  西康一

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L25/07

Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)所具有的绝缘栅型双极晶体管区域(1)在沿半导体基板的第1主面的第1方向上与二极管区域(2)并列地配置，具有：第2导电型的基极层(9)，设置于半导体基板的第1主面侧的表层；第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，杂质浓度比漂移层高；栅极电极(7a)，在第1方向上并列配置有多个，隔着栅极绝缘膜(6a)而面向发射极层、基极层和漂移层；反掺杂层(10)，设置于基极层的表层，第2导电型的杂质浓度比基极层高且第1导电型的杂质浓度比漂移层高；以及第2导电型的集电极层，设置于半导体基板的第2主面侧的表层。

公开(公告)号：CN114388610A

公开(公告)日：2022-04-22

申请号：CN202111202796.5

申请日：2021-10-15

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  曾根田真也 ,  中谷贵洋

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/739 ,  H01L29/861 ,  H01L27/07 ,  H01L21/329 ,  H01L21/331 ,  H01L21/822

Abstract: 涉及反向导通型半导体装置及反向导通型半导体装置的制造方法。提供避免制造成本的大幅增加，并且具有高闩锁耐量、低恢复损耗的反向导通型半导体装置。半导体基板(50)具有第1主面(F1)及第2主面(F2)。基极接触层(14)配置于基极层(15)和第1主面(F1)之间，构成第1主面(F1)的一部分。阳极接触区域(24)配置于阳极层(25)和第1主面(F1)之间，构成第1主面(F1)的一部分，阳极接触区域具有比阳极层(25)高的第2导电型杂质浓度峰值。阳极接触区域(24)包含第1阳极接触层(24b)，该第1阳极接触层具有比基极接触层(14)低的净浓度和比基极接触层(14)高的第1导电型杂质浓度。

公开(公告)号：CN113380882A

公开(公告)日：2021-09-10

申请号：CN202110239043.5

申请日：2021-03-04

Applicant: 三菱电机株式会社

Inventor： 西康一

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/10

Abstract: 本发明目的是提供可降低阈值电压而不使RBSOA耐量及制造波动恶化的半导体装置。本发明所涉及的半导体装置具有：第1导电型的漂移层(2)；第1导电型的载流子存储层(14)，其设置于漂移层的第1主面侧；第2导电型的基极层(6)，其设置于载流子存储层的第1主面侧；第1导电型的发射极层(7)，其设置于基极层的第1主面侧；沟槽(8)，其以贯通发射极层、基极层及载流子存储层而到达漂移层的方式设置；栅极绝缘膜(9)，其设置于沟槽的内壁；栅极电极(10)，其隔着栅极绝缘膜埋入至沟槽内；以及第2导电型的集电极层(4)，其设置于漂移层的第2主面侧，基极层的杂质的峰值浓度大于或等于1.0E17cm‑3。

公开(公告)号：CN111162121A

公开(公告)日：2020-05-15

申请号：CN201911061651.0

申请日：2019-11-01

Applicant: 三菱电机株式会社

Inventor： 西康一

IPC: H01L29/739

Abstract: 提供可抑制通断损耗的半导体装置。半导体衬底(50)具有第1表面(S1)、第2表面(S2)，第2表面设置有沟槽(TR)的开口(OP)。第1导电型载流子存储层(52)设置于第1导电型漂移层(51)的第2表面(S2)侧。第2导电型基极层(53)设置于载流子存储层(52)的第2表面(S2)侧，到达第2表面(S2)。第1导电型杂质层(54)设置于基极层(53)的第2表面(S2)侧。沟槽电极(70)隔着内表面绝缘膜(61)设置于沟槽(TR)内。内表面绝缘膜(61)在面向基极层(53)的部分具有第1厚度(Ta)，在面向漂移层(51)的部分具有第2厚度，在面向载流子存储层(52)的部分具有第1厚度(Ta)及第2厚度(Tb)。第2厚度(Tb)比第1厚度(Ta)厚。

公开(公告)号：CN109103247A

公开(公告)日：2018-12-28

申请号：CN201810635534.X

申请日：2018-06-20

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  金田充 ,  西康一 ,  中村胜光

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明的目的在于，提供能够防止发生电压及电流的振荡的半导体装置及其制造方法。本发明涉及的半导体装置具有：n型硅衬底(1)；以及第一n型缓冲层(8)，其形成于n型硅衬底(1)的背面内，具有从背面起的深度不同的多个质子的浓度的峰值，对于第一n型缓冲层(8)，从存在于靠近背面的位置的峰值朝向n型硅衬底(1)的表面的质子的浓度的梯度，小于从存在于远离背面的位置的峰值朝向表面的质子的浓度的梯度。

公开(公告)号：CN108074977A

公开(公告)日：2018-05-25

申请号：CN201711107493.9

申请日：2017-11-10

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  高桥彻雄 ,  金田充 ,  上马场龙 ,  西康一

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/0638 ,  H01L21/047 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7397

Abstract: 本发明提供以兼顾泄漏电流抑制和SCSOA的方式改善后的半导体装置及其制造方法。半导体装置(20)具备：漂移层(1)，其由第一导电型的半导体材料形成；MOSFET部(22)，其包含在漂移层(1)的表面设置的p型基极层(2)；第一n型缓冲层(8)，其设置于漂移层(1)的背面；以及第二n型缓冲层(11)，其设置于第一n型缓冲层(8)的背面且杂质浓度高。第一n型缓冲层(8)与漂移层(1)相比杂质浓度高，每单位面积的电活性的杂质的总量小于或等于1.0×1012cm-2。