半导体装置
    2.
    发明公开

    公开(公告)号:CN104282743A

    公开(公告)日:2015-01-14

    申请号:CN201410317578.X

    申请日:2014-07-04

    Abstract: 本发明的目的在于提供一种半导体装置,其在埋入式绝缘膜和衬底之间形成空洞区域而提高耐压,并具有充分的机械强度。其具有:衬底(12);形成于该衬底上的埋入式绝缘膜(14);形成于该埋入式绝缘膜之上的SOI层(20);将该SOI层划分为第一SOI层(20a)和与该第一SOI层绝缘的第二SOI层(20b)的绝缘膜(22);形成于该第一SOI层的元件(30);以及在一端具有位于该第二SOI层正上方的焊盘(70a),另一端与该第一SOI层相连接的电极(70),在该第一SOI层正下方的该埋入式绝缘膜和该衬底之间具有空洞区域(18),该第二SOI层正下方的该埋入式绝缘膜的至少一部分与该衬底直接接触。

    半导体装置及其制造方法以及电力变换装置

    公开(公告)号:CN110197826A

    公开(公告)日:2019-09-03

    申请号:CN201910132162.3

    申请日:2019-02-22

    Abstract: 本发明提供以能够抑制向单元部的电流集中的方式进行了改善的半导体装置及其制造方法以及电力变换装置。半导体装置具备:半导体芯片、单元表面电极部以及周缘表面构造部。半导体芯片具有:单元部,其是俯视观察时的中央区域的部位,设置有晶体管元件;以及周缘部,其在俯视观察时设置于单元部的周边。单元表面电极部设置于单元部之上。周缘表面构造部设置于周缘部之上,具有比单元表面电极部的上表面高的上表面。使周缘部比单元部薄,以使得与单元部的背面相比周缘部的背面凹陷。将单元部的厚度设为tc。将背面的单元部与周缘部之间的台阶的大小设为dtb。在这种情况下,0%<dtb/tc≤1.5%。

    半导体装置及其制造方法以及电力变换装置

    公开(公告)号:CN110197826B

    公开(公告)日:2022-11-22

    申请号:CN201910132162.3

    申请日:2019-02-22

    Abstract: 本发明提供以能够抑制向单元部的电流集中的方式进行了改善的半导体装置及其制造方法以及电力变换装置。半导体装置具备:半导体芯片、单元表面电极部以及周缘表面构造部。半导体芯片具有:单元部,其是俯视观察时的中央区域的部位,设置有晶体管元件;以及周缘部,其在俯视观察时设置于单元部的周边。单元表面电极部设置于单元部之上。周缘表面构造部设置于周缘部之上,具有比单元表面电极部的上表面高的上表面。使周缘部比单元部薄,以使得与单元部的背面相比周缘部的背面凹陷。将单元部的厚度设为tc。将背面的单元部与周缘部之间的台阶的大小设为dtb。在这种情况下,0%<dtb/tc≤1.5%。

    半导体装置
    9.
    发明授权

    公开(公告)号:CN104282743B

    公开(公告)日:2018-02-02

    申请号:CN201410317578.X

    申请日:2014-07-04

    Abstract: 本发明的目的在于提供一种半导体装置,其在埋入式绝缘膜和衬底之间形成空洞区域而提高耐压,并具有充分的机械强度。其具有:衬底(12);形成于该衬底上的埋入式绝缘膜(14);形成于该埋入式绝缘膜之上的SOI层(20);将该SOI层划分为第一SOI层(20a)和与该第一SOI层绝缘的第二SOI层(20b)的绝缘膜(22);形成于该第一SOI层的元件(30);以及在一端具有位于该第二SOI层正上方的焊盘(70a),另一端与该第一SOI层相连接的电极(70),在该第一SOI层正下方的该埋入式绝缘膜和该衬底之间具有空洞区域(18),该第二SOI层正下方的该埋入式绝缘膜的至少一部分与该衬底直接接触。

Patent Agency Ranking