-
公开(公告)号：CN101800250B
公开(公告)日：2015-09-23
申请号：CN201010116559.2
申请日：2010-01-29
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L29/24 , H01L27/12 , H01L21/34 , H01L21/84 , G02F1/1368
CPC classification number: H01L27/1225 , G02F1/1368 , G02F2201/121 , G02F2201/123 , H01L21/02565 , H01L21/02631 , H01L27/1214 , H01L27/124 , H01L27/156 , H01L27/3248 , H01L27/3262 , H01L29/24 , H01L29/78618 , H01L29/7869 , H01L29/78693 , H01L29/78696
Abstract: 发明的目的在于提供一种备有使用氧化物半导体层且电特性优良的薄膜晶体管的半导体装置。将含有SiOX的In-Sn-O类氧化物半导体层用作沟道形成区，并且为了降低其与由电阻值低的金属材料构成的布线层的接触电阻，在源电极层以及漏电极层与上述含有SiOX的In-Sn-O类氧化物半导体层之间设置源区或漏区。源区或漏区以及像素区使用同一层的不含有SiOX的In-Sn-O类氧化物半导体层。
-
公开(公告)号：CN101521231B
公开(公告)日：2013-04-03
申请号：CN200910008341.2
申请日：2009-02-26
Applicant: 株式会社半导体能源研究所
IPC: H01L29/78 , H01L29/36 , H01L27/12 , H01L21/20 , H01L21/265 , G02F1/1362
CPC classification number: H01L27/1214 , H01L27/1288 , H01L29/04 , H01L29/458 , H01L29/4908 , H01L29/66765
Abstract: 一种薄膜晶体管包括：添加有赋予一导电型的杂质元素的一对杂质半导体层，该一对杂质半导体层被设置为其至少一部分隔着栅极绝缘层重叠于栅电极，并且形成源区及漏区；一对导电层，该一对导电层被配置为其至少一部分在栅极绝缘层上重叠于栅电极及添加有赋予一导电型的杂质元素的一对杂质半导体层，并且在沟道长度方向上相离；以及接触栅极绝缘层和一对导电层并且延伸在该一对导电层之间的非晶半导体层。
-
公开(公告)号：CN102262743A
公开(公告)日：2011-11-30
申请号：CN201110214661.0
申请日：2007-06-29
Applicant: 株式会社半导体能源研究所
IPC: G06K19/077
CPC classification number: G06K19/07749
Abstract: 若采用ASK方式作为半导体装置和读写器之间的通信方式，则在不将数据从读写器发送到半导体装置的情况下无线信号的振幅也因从半导体装置发送到读写器的数据而变化。因此，有时会有将半导体装置所发送的数据误认作从读写器发送到半导体装置的数据的情况。本发明的技术要点如下：半导体装置由天线电路、发送电路、接收电路、以及计算处理电路构成。在天线电路中发送及接收无线信号。另外，发送电路将表示天线电路是否正在发送无线信号的信号输出到接收电路。
-
Patent Agency Ranking
公开(公告)号：CN101765917A
公开(公告)日：2010-06-30
申请号：CN200880101885.7
申请日：2008-07-31
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/66765 , H01L29/04 , H01L29/41733 , H01L29/78696
Abstract: 本发明提供一种包括电特性高、能够实现截止电流的降低的薄膜晶体管的显示器件。具有薄膜晶体管的该显示器件包括：衬底；设置在该衬底上的栅电极；设置在栅电极上的栅极绝缘膜；设置在栅电极上的微晶半导体膜，栅电极与微晶半导体层之间插入有栅极绝缘膜；设置在微晶半导体膜上且与该微晶半导体膜接触的沟道保护层；设置在栅极绝缘膜以及微晶半导体膜和沟道保护层的侧面上的非晶半导体膜；设置在非晶半导体膜上的杂质半导体层；以及设置在杂质半导体层上且与该杂质半导体层接触的源电极及漏电极。非晶半导体膜的厚度大于微晶半导体膜的厚度。
-
公开(公告)号：CN101740630A
公开(公告)日：2010-06-16
申请号：CN200910206768.3
申请日：2009-11-09
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L29/417 , H01L21/34 , H01L21/44 , G02F1/1368
CPC classification number: H01L29/41733 , H01L21/02554 , H01L21/02565 , H01L21/02631 , H01L27/1225 , H01L27/1288 , H01L29/4908 , H01L29/786 , H01L29/78618 , H01L29/7869 , H01L29/78696 , H01L51/0508 , H01L51/0512 , H01L51/0545 , H01L51/105
Abstract: 公开了一种结构及其制造方法，通过该结构可减轻可能在底栅薄膜晶体管中的源电极与漏电极之间出现的电场集中，并抑制开关特性的的劣化。制造了一种底栅薄膜晶体管，在该底栅薄膜晶体管中氧化物半导体层被设置在源电极和漏电极上，而且与氧化物半导体层接触的源电极的侧表面的角θ1和与氧化物半导体层接触的漏电极的侧表面的角θ2分别被设置为大于或等于20°且小于90°，从而增大了各个电极的侧表面中从上边缘到下边缘的距离。
-
公开(公告)号：CN101521233A
公开(公告)日：2009-09-02
申请号：CN200910126408.2
申请日：2009-02-26
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L29/40 , H01L29/36 , H01L27/12 , G02F1/1362
CPC classification number: H01L29/78618 , H01L29/04 , H01L29/41733 , H01L29/4908 , H01L29/66765 , H01L29/78696
Abstract: 本发明提供一种薄膜晶体管及显示装置。改善涉及薄膜晶体管的导通电流及截止电流的问题。该薄膜晶体管包括：添加有赋予一导电型的杂质元素的一对杂质半导体层，该一对杂质半导体层相离地设置；导电层，该导电层在上述栅极绝缘层上重叠于上述栅电极及上述添加有赋予一导电型的杂质元素的一对杂质半导体层的一方；以及非晶半导体层，该非晶半导体层从上述导电层上延伸到上述栅极绝缘层上，与添加有赋予一导电型的杂质元素的一对杂质半导体层双方接触，并且连续设置在该添加有赋予一导电型的杂质元素的一对杂质半导体层之间。
-
公开(公告)号：CN101136063A
公开(公告)日：2008-03-05
申请号：CN200710147241.9
申请日：2007-08-30
Applicant: 株式会社半导体能源研究所
CPC classification number: H04L7/0331 , H03L7/00
Abstract: 本发明的课题在于提供即使在接收电路和发送电路等的多个电路之间使用不同的时钟信号，也能够进行稳定的通信的时钟生成电路及具备该时钟生成电路的半导体器件。本发明的时钟生成电路包括边缘检测电路、基准时钟生成电路、基准时钟计数电路、以及分频电路，其中，所述基准时钟计数电路是如下电路：在将信号从外部输入到边缘检测电路中，从检测出该信号的边缘到检测出下一个边缘的期间内，将对从基准时钟生成电路输出的基准时钟信号的波数进行计数而获得的计数值输出到所述分频电路中，并且所述分频电路是如下电路：进行根据计数值的基准时钟信号的分频。
-
公开(公告)号：CN101098139A
公开(公告)日：2008-01-02
申请号：CN200710129005.4
申请日：2007-06-29
Applicant: 株式会社半导体能源研究所
CPC classification number: H04L7/0331
Abstract: 本发明的目的是提供即使在多个电路之间使用不同的时钟的情况下也能够进行稳定的通信的时钟同步电路、以及具备该电路的半导体器件。在本发明中设置：检测接收的数据的变化点并输出复位信号的装置；产生时钟信号的基准时钟产生装置；以及对从所述基准时钟产生装置输出的所述时钟信号进行计数并且在输入所述复位信号的情况下，复位通过对所述时钟信号进行计数而获得的计数值的装置。
-
-
-
-
-
-
-
Search Results
38
records
(took 0.034 seconds)
