公开(公告)号：CN1805050A

公开(公告)日：2006-07-19

申请号：CN200510126865.3

申请日：2001-06-08

Applicant: 株式会社东芝

Inventor： 中村宽 ,  今宫贤一

IPC: G11C16/06 ,  H01L27/115 ,  H01L29/78

Abstract: 半导体存储装置具备：把存储器单元排列成矩阵的存储器单元阵列；在选择上述存储器单元阵列的字线的同时，向字线传送电压的行译码器电路。上述行译码器电路具备：第1导电类型的多个第1晶体管，其电流通路的一端被分别直接连接在各条字线上；第2导电类型的第2晶体管，和第1导电类型极性相反，在向选择出的字线传送电压的动作时，向被连接在选择出的字线上的上述第1晶体管的栅极传送电压。向上述选择出的字线的电压传送只用第1导电类型的第1晶体管进行。

公开(公告)号：CN1485910A

公开(公告)日：2004-03-31

申请号：CN03154829.6

申请日：2003-08-20

Applicant: 株式会社东芝

Inventor： 细野浩司 ,  中村宽 ,  今宫贤一

IPC: H01L23/52 ,  H01L27/10

Abstract: 将位线以最小宽度、最小间隔配置在芯片内，给位线间加上最大第1电位差。当给位线间加上第1电位差时，最小间隔是不发生因绝缘破坏而引起布线短路的值。该值也可以是设计规则或光刻工艺所确定的最小加工尺寸。在屏蔽电源线与位线之间施加大于第1电位差的第2电位差，但是在位线以最小间隔排列的区域，屏蔽电源线在布线宽度方向不与位线邻接。

公开(公告)号：CN1428866A

公开(公告)日：2003-07-09

申请号：CN02157191.0

申请日：2002-12-19

Applicant: 株式会社东芝

Inventor： 中村宽 ,  今宮贤一 ,  山村俊雄 ,  细野浩司 ,  河合矿一

IPC: H01L27/10 ,  H01L27/115 ,  G11C11/34 ,  G11C16/00 ,  G11C14/00

CPC classification number: G11C16/3459 ,  G06F3/0659 ,  G06F12/0246 ,  G11C7/065 ,  G11C7/1006 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1063 ,  G11C16/06 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C2207/104 ,  G11C2216/14

Abstract: 本发明提供一种半导体集成电路，在NAND单元型EEPROM中，在数据写入动作中并行执行写入数据输入动作，使得整个数据写入顺序所需时间缩短。具有在动作结束后在将该动作的成功/失败结果保持于芯片内的第一动作及第二动作，在第一动作和第二动作连续进行时，具有在第一和第二动作结束后把第一动作和第二动作这两者的成功/失败结果输出的动作。

公开(公告)号：CN1396602A

公开(公告)日：2003-02-12

申请号：CN02127199.2

申请日：2002-07-05

Applicant: 株式会社东芝

Inventor： 河合鈜一 ,  今宫贤一 ,  中村宽 ,  细野浩司

IPC: G11C16/06 ,  H01L27/115

CPC classification number: G11C16/3459 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/3454

Abstract: 提供一种非易失性半导体存储装置，其中，设置多个存储单元阵列，这些存储单元阵列分别具有多个存储单元，这些多个存储单元连接于多个字线；对应上述多个存储单元设置多个字线驱动电路和多个位线控制电路；多个字线驱动电路的每一个选择驱动对应的存储单元阵列的多个字线；多个位线控制电路的每一个检验读出预先写入对应的存储单元阵列的多个存储单元中的数据，根据该检验读出结果控制对应的字线驱动电路的字线的选择驱动动作。

公开(公告)号：CN1351377A

公开(公告)日：2002-05-29

申请号：CN01137580.9

申请日：2001-10-30

Applicant: 株式会社东芝

Inventor： 中村宽

IPC: H01L27/00

CPC classification number: G11C5/145 ,  G11C8/08 ,  G11C16/08 ,  G11C16/12 ,  H01L27/088 ,  H01L27/092 ,  H03K17/08142 ,  H03K17/102 ,  H03K17/693 ,  H03K19/00315 ,  H03K19/018521

Abstract: 本发明的电压转换电路的特征在于,它通过用栅极绝缘膜厚度或阈值电压不同的、串联连接的2个D型晶体管,分担实行用以往1个D型晶体管实行的高电压的遮断和电源电压的传送功能,从而一边避免阈值电压边界下降,一边用最小的晶体管数量来构成。这样,就能够提供一种不必使用伴随布线图面积增加的E型晶体管,用以往1个D型晶体管不可能实现的低电压电源稳定地进行工作、缩小芯片面积、并且以低成本提供合格率和可靠性高的电压转换电路。