公开(公告)号：CN1396602A

公开(公告)日：2003-02-12

申请号：CN02127199.2

申请日：2002-07-05

Applicant: 株式会社东芝

Inventor： 河合鈜一 ,  今宫贤一 ,  中村宽 ,  细野浩司

IPC: G11C16/06 ,  H01L27/115

CPC classification number: G11C16/3459 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/3454

Abstract: 提供一种非易失性半导体存储装置，其中，设置多个存储单元阵列，这些存储单元阵列分别具有多个存储单元，这些多个存储单元连接于多个字线；对应上述多个存储单元设置多个字线驱动电路和多个位线控制电路；多个字线驱动电路的每一个选择驱动对应的存储单元阵列的多个字线；多个位线控制电路的每一个检验读出预先写入对应的存储单元阵列的多个存储单元中的数据，根据该检验读出结果控制对应的字线驱动电路的字线的选择驱动动作。

公开(公告)号：CN1267929C

公开(公告)日：2006-08-02

申请号：CN02127199.2

申请日：2002-07-05

Applicant: 株式会社东芝

Inventor： 河合鈜一 ,  今宫贤一 ,  中村宽 ,  细野浩司

IPC: G11C16/06 ,  H01L27/115

CPC classification number: G11C16/3459 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/3454

Abstract: 提供一种非易失性半导体存储装置，包括：分别具有多个存储单元且这些多个存储单元连接于多个字线的多个存储单元阵列；连接上述多个存储单元阵列，且选择驱动对应的存储单元阵列的上述多个字线的多个字线驱动电路；以及连接于上述多个存储单元阵列，且控制上述字线驱动电路中的字线的选择驱动动作的多个控制电路，上述各控制电路具有：锁存应向对应的存储单元阵列的上述多个存储单元写入的数据，同时锁存在检验读出时从上述各存储单元读出的数据的多个锁存电路；和在数据写入时和检验读出时，判定被上述锁存电路锁存的数据是否为同一逻辑电平的判定电路，且执行已写入上述存储单元的数据的检验读出，并根据上述判定电路检验读出的判定结果控制对应的上述字线驱动电路。