公开(公告)号：CN1797725A

公开(公告)日：2006-07-05

申请号：CN200510127197.6

申请日：2002-10-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 季明华

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种利用热膨胀系数不向于基底的插塞构成的双轴应变的晶体管和单轴应变的晶体管及其制造方法，若插塞的热膨胀系数比基底大，则于主动区可形成双轴拉伸应变通道的晶体管；若插塞的热膨胀系数比基底小，则于主动区可形成双轴压缩应变通道的晶体管；若于主动区的一相对边形成热膨胀系数较大的绝缘插塞，另一相对边形成势膨胀系数较小的绝缘插塞，则于主动区可形成单轴应变的晶体管。

公开(公告)号：CN1753185A

公开(公告)日：2006-03-29

申请号：CN200510056836.4

申请日：2005-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 季明华 ,  江文铨 ,  陈政谷

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10805 ,  H01L27/10829 ,  H01L27/1085

Abstract: 本发明是有关于一种内存晶胞及其制造方法。该内存晶胞主要包括开关晶体管以及储存区域。其中晶体管设有闸极以及汲极，储存区域设有浅沟渠隔离区域(STI)的沟渠，而位于沟渠中的非绝缘结构的材质例如可为多晶硅或是金属材质，以作为电容结构。利用掺杂的侧壁来定义一部分的沟渠，其中该掺杂的侧壁是为晶体管的源极，且以一介电层使多晶硅与沟渠的侧壁彼此互相分离。进行写入操作时，利用穿透介电层的穿隧机制，使电荷传送至非绝缘结构中，并且利用沟渠侧壁表面上所产生的闸极引发汲极漏电流(GIDL)电流来辅助讯号的读取操作。本发明的实施例可缩减元件的尺寸、增加电荷保存的期限以及增加与标准制程步骤之间的相容性。

公开(公告)号：CN1610065A

公开(公告)日：2005-04-27

申请号：CN200410062342.2

申请日：2004-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郝静晨 ,  林鸿仁 ,  季明华 ,  沈志恒

IPC: H01L21/283 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/28211 ,  H01L21/28035 ,  H01L21/28176 ,  H01L21/28194 ,  H01L21/32139 ,  H01L21/823828

Abstract: 一种形成半导体组件的方法，至少包含以下步骤：形成一结构于一芯片上，该结构具有一第一层与一罩幕层，且该第一层具有一预掺杂的多晶硅层；在移除该罩幕层之前，氧化该芯片以产生一氧化层；以及移除该罩幕层。

公开(公告)号：CN1437265A

公开(公告)日：2003-08-20

申请号：CN02103515.6

申请日：2002-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 季明华

IPC: H01L27/14 ,  H01L27/092 ,  H01L21/82

Abstract: 一种主动式互补金氧半导体像素装置，包括：一基底、一浮接闸极层及一控制闸极层。其中，基底具有一井区以及位于井区中之第一与第二掺杂区，井区、第一及第二掺杂区均露出基底表面且第一及第二掺杂区相互分离，井区具有一第一极性而第一及第二掺杂区具有一第二极性。浮接闸极层设于井区与第二掺杂区在基底表面之交界处上方，并且与井区及第二掺杂区绝缘而与第一掺杂区电性接触。控制闸极层设于浮接闸极层上方并且与浮接闸极层绝缘。

公开(公告)号：CN2726122Y

公开(公告)日：2005-09-14

申请号：CN200420049901.1

申请日：2004-04-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 季明华

IPC: H01L29/772 ,  H01L27/10 ,  H01L27/11

CPC classification number: H01L27/11 ,  G11C11/412 ,  H01L27/1104

Abstract: 本实用新型主要利用一对垂直场效电晶体建构出一数字随耦器(digitalfollower)，再利用数字随耦器建构成一数字储存组件，更进一步提出一种新SRAM记忆单元的结构。因此，本实用新型提出的具有两个储存组件SRAM记忆单元比现有SRAM记忆单元更省面积。配合感应放大器使用参考电压Vcc/2，本实用新型的SRAM记忆单元也可以储存两个位。另外配合感应放大器使用参考电压Vcc/2，本实用新型的SRAM记忆单元也可以使用一个储存组件，一条位线。

公开(公告)号：CN2710165Y

公开(公告)日：2005-07-13

申请号：CN200420048353.0

申请日：2004-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 季明华

IPC: H01L29/00 ,  H01L27/00

Abstract: 本实用新型提供一种利用不同介电常数的插塞构成的电容器和半导体装置，其中低介电常数的插塞是做为组件隔离之用，高介电常数的插塞是做为耦合之用，例如电容器介电层或门极绝缘层。本实用新型并提供一种利用热膨胀系数不同于基底的插塞构成的半导体装置，若插塞的热膨胀系数比基底大，则于主动区可形成双轴拉伸应变通道的晶体管；若插塞的热膨胀系数比基底小，则于主动区可形成双轴压缩应变通道的晶体管；若于主动区的一相对边形成热膨胀系数较大的绝缘插塞，另一相对边形成热膨胀系数较小的绝缘插塞，则于主动区可形成单轴应变的晶体管。