-
公开(公告)号：CN110890122A
公开(公告)日：2020-03-17
申请号：CN201911099112.6
申请日：2019-11-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种1S1R单元读控制电路，至少包括：选中单元读控制电路、阵列控制电路、第一低压差线性稳压器、第二低压差线性稳压器、灵敏放大器和1S1R阵列；阵列控制电路、第一低压差线性稳压器和灵敏放大器均与选中单元读控制电路连接；第二低压差线性稳压器和1S1R阵列均与阵列控制电路连接。实现了对选通器件不同状态的不同电压控制，保证了1S1R单元能被正确读取；在选通器件导通时，避免了存储器件两端的高电压，避免了读干扰，降低了功耗。
-
公开(公告)号：CN110846626A
公开(公告)日：2020-02-28
申请号：CN201911079293.6
申请日：2019-11-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种碳掺杂相变存储材料靶材及其制备方法，该靶材的制备方法包括以下步骤：获取相变原材料；将相变原材料按照化学计量比混合获得第一混合物，将第一混合物在设定温度下加热反应生成相变材料化合物；将相变材料化合物采用高能球磨或者气流磨的方法制成相变材料粉体；将相变材料粉体与石墨烯均匀混合制成第二混合物；将第二混合物通过真空热压烧结工艺制得靶材。如此，采用本申请提供的制备方法制备的靶材组份均一、靶材表面平整、粗糙度小、含氧量低。
-
公开(公告)号：CN110619908A
公开(公告)日：2019-12-27
申请号：CN201910806731.8
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触模块、突触阵列以及基于突触阵列的权重调节方法，通过控制突触模块中的一个开关管处于工作状态，另一个开关管处于非工作状态，进而调节突触模块中的一个忆阻器的电导，而不影响另一忆阻器的电导，实现快速调节突触权重的同时还可以减少操作过程中串扰。此外，还通过一忆阻器存储待存储数据包括的高位数据，另一忆阻器存储待存储数据包括的低位数据，扩展了忆阻器的突触分辨率。
-
公开(公告)号：CN106711325B
公开(公告)日：2019-10-01
申请号：CN201510792042.8
申请日：2015-11-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种相变薄膜材料、相变存储器单元及其制备方法，所述相变薄膜材料的通式为NixTiySbzTe100‑x‑y‑z，其中0＜x≤40，15≤y≤85，15≤z≤85，30≤x+y+z
-
公开(公告)号：CN110098832A
公开(公告)日：2019-08-06
申请号：CN201910364378.2
申请日：2019-04-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/0185 , H03K19/094 , H03K19/003 , H03K17/22
Abstract: 本发明提供一种超低电压启动双路输出的DCDC转换电路及其实现方法，所述DCDC转换电路包括：双路输出模块，电连接于所述双路输出模块的高压上电复位模块，电连接于所述高压上电复位模块和所述双路输出模块的功率管衬底电平选择模块，电连接于所述高压上电复位模块和所述双路输出模块的工作模式切换模块，电连接于所述工作模式切换模块的控制管衬底电平选择模块，电连接于所述双路输出模块的负载接入模块及电连接于所述双路输出模块、所述负载接入模块和所述工作模式切换模块的调制信号产生模块。通过本发明解决了现有DCDC转换电路存在的无法在低电源电压下工作、需要额外的时钟产生装置及只有一路输出的问题。
-
Patent Agency Ranking
公开(公告)号：CN106910743B
公开(公告)日：2019-06-28
申请号：CN201710218226.2
申请日：2017-04-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11563 , H01L27/11578
Abstract: 本发明提供一种三维非易失性存储器件及其制备方法，三维非易失性存储器件的制备方法包括如下步骤：1)提供一基板，于基板表面形成第一绝缘层和第一导电层交替叠置的第一叠层结构；2)于所述第一叠层结构的至少一侧形成与所述第一叠层结构平行间隔的第二叠层结构，所述第二叠层结构包括交替叠置的第二绝缘层和第二导电层，相邻的所述第一导电层与所述第二导电层位于不同的平面上；3)于所述第一叠层结构及所述第二叠层结构之间形成至少一个环形非易失材料层，所述环形非易失材料层与所述第一导电层及所述第二导电层相接触；4)于所述环形非易失材料层内侧形成一导电柱。本发明的三维非易失性存储器件具有存储密度高、存储单元串扰小等优点。
-
公开(公告)号：CN109903805A
公开(公告)日：2019-06-18
申请号：CN201910139097.7
申请日：2019-02-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供的一种存储器片内自测试方法、装置和存储器，通过获取自测试信号后令所述存储器进入自测试状态；在所述存储器中寻找由一或多个连续无故障的所述存储单元构成的满足预设大小的存储区域作为无故障区域；对所述存储器的各存储单元进行测试并将存在故障的存储单元的故障信息存储到所述无故障区域；在自测试结束后将所述无故障区域存储的首地址输出到外部端口以供读取。本发明能够降低了测试成本，而且可以对存储器进行全速测试，增加了测试的故障覆盖率和测试效率，减小了测试的面积开销，能够更加方便及时地发现存储器的问题所在。
-
公开(公告)号：CN109728162A
公开(公告)日：2019-05-07
申请号：CN201811626077.4
申请日：2018-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种相变薄膜、相变存储单元及其制备方法及相变存储器，相变薄膜包括：至少一层Ge-Sb-Te层；至少一层C层；至少一层界面层，界面层位于相邻的Ge-Sb-Te层与C层之间并与二者相接触，界面层的成分包括C掺杂的Ge-Sb-Te。本发明的界面层，通过诱导部分C原子扩散进入Ge-Sb-Te层纳米层并取代Ge-Sb-Te层中的部分的Ge、Sb、Te元素，从而在界面形成有序、稳定的C掺杂Ge-Sb-Te结构。此外，体系仍然具有超晶格体系特点，从而可以基于其有效的调控得到的相变薄膜材料的相变性能，相变薄膜体系可调控出两态或三态等的存储特性，本发明所提供的超晶格结构相变薄膜可应用于相变存储器中，具有结晶温度可调、晶态电阻以及多态存储等特点。
-
公开(公告)号：CN106816172B
公开(公告)日：2019-04-19
申请号：CN201710041124.8
申请日：2017-01-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种相变存储器的整体擦除装置，主要是在现有相变存储器的基础上单独增加了包含擦除使能开关、字线电压产生电路、擦除电压产生电路、位线擦除开关电路以及字线擦除开关等的整体擦除装置，以避免受二进制独热码译码器的限制，而应用本发明可以在整体擦除使能信号有效时，所有字线擦除开关开启，所有相变存储单元的选通管都开启，再通过位线擦除开关电路把擦除电压传送到位线上，实现相变存储器快速擦除的效果，而有效解决现有技术中，由于相变存储器没有一次整体擦除的功能，使得每次对整个相变存储器进行擦除时都不得不花费很长时间，进行数万次、上百万次甚至更多次的擦除操作的弊端。
-
公开(公告)号：CN106654005B
公开(公告)日：2019-04-16
申请号：CN201510737451.8
申请日：2015-10-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种相变材料层、相变存储器单元及其制备方法，所述相变材料层包括TixTe1‑x层及位于所述TixTe1‑x层表面的Sb层，其中，0.33≤x≤0.56。本发明的相变存储器单元中的相变材料层的制备工艺与现有的CMOS工艺兼容，且具有以下优点：所选区间的Sb层，具有很快地相变速度使相变存储器具有皮秒级的擦写操作时间，提高相变存储器的操作速度；所选区间TixTe1‑x层，在高温下仍能保持结构的稳定性，提高超晶格结构整体的热稳定性；TixTe1‑x层与衬底层有更好的粘附性，可以提高器件单元的循环操作次数，延长器件单元的寿命。
-
-
-
-
-
-
-
-
-
Search Results
957
records
(took 0.081 seconds)
