-
公开(公告)号：CN102779892B
公开(公告)日：2015-01-21
申请号：CN201110120147.0
申请日：2011-05-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/105 , H01L31/0232 , H01L31/0216 , G02B6/34
Abstract: 本发明公开了一种基于异质集成和垂直光耦合的硅基InGaAsPIN光电探测器，包括：SOI衬底；制作于SOI衬底顶层硅中的垂直耦合光栅；覆盖于垂直耦合光栅上的BCB键合层；位于BCB键合层之上的抗反射层；位于抗反射层之上的第一导电型磷化铟层；位于第一导电型磷化铟层之上的本征铟镓砷层；以及位于本征铟镓砷层之上的第二导电型磷化铟层；其中，垂直耦合光栅通过刻蚀SOI衬底的顶层硅制成，刻蚀深度为70-110nm；光栅周期为600-680nm；抗反射层的折射率介于BCB键合层与第一导电型磷化铟层之间。本发明的硅基InGaAsPIN光电探测器采用粘合性键合工艺将InP/InGaAs/InP叠堆材料层粘合于刻蚀在SOI衬底上的光栅上，使光与InP/InGaAs/InP层实现垂直耦合，为硅基InGaAs光电探测器的具体应用提供合适的设计及优化方案。
-
公开(公告)号：CN102494988B
公开(公告)日：2014-05-07
申请号：CN201110403893.0
申请日：2011-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种用于分析深亚微米器件总剂量辐射效应的方法，依据具有浅沟道隔离槽结构的深亚微米器件原型的测试数据初步构建器件模型，依据衬底掺杂浓度分布把所述器件模型的浅沟道隔离槽定位出顶部区域与底部区域，并依据经过辐射后器件的测试数据对所述顶部区域及底部区域添加不同的等效模拟电荷获得与测试数据拟合的模拟数据，以确定所述等效模拟电荷在所述深亚微米器件模型顶部区域及底部区域的作用，从而确定总剂量辐射效应在所述深亚微米器件原型顶部区域及底部区域的作用。本方法步骤简单，能较准确的模拟深亚微米器件总剂量辐射效应，并能反应总剂量辐射效应对器件不同部位的影响，为器件的抗总剂量辐射效应的加固提供可靠的依据。
-
公开(公告)号：CN102437179B
公开(公告)日：2014-03-26
申请号：CN201110402796.X
申请日：2011-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/423 , H01L29/78
Abstract: 本发明提供一种抗总剂量辐射加固深亚微米器件的版图结构，包括具有源区、漏区及沟道区的有源区、位于所述有源区四周侧的浅沟道隔离槽、位于所述沟道区上且采用双边缘超出有源区结构的栅区、以及两个虚设浅沟道隔离槽，其中，所述两虚设浅沟道隔离槽间隔设置于所述有源区内且与所述栅区相互垂直。在原始的版图结构中增加了虚设浅沟槽隔离氧化物，使得器件沟道区边缘的栅延长到隔离氧化物区域宽度减小，阻止源漏之间形成漏电路径，从而达到抗总剂量加固的目的。本发明工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN105740555B
公开(公告)日：2019-03-12
申请号：CN201610073979.4
申请日：2016-02-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种单粒子瞬态脉冲电流源的建模方法，首先建立单粒子瞬态脉冲电流源模型，然后利用脉冲波形测试电路对反相器电路的单粒子脉冲进行测试，获得单粒子瞬态脉冲不同电压值下的脉冲宽度，最后利用仿真器对反相器进行仿真模拟，将仿真结果与实际测试的反相器电路单粒子瞬态脉冲电压波形进行对比，校准单粒子瞬态脉冲电流源模型的参数，由此得到准确的等效电流源模型，为电路提供准确的瞬态脉冲电流源模型。
-
公开(公告)号：CN104377143B
公开(公告)日：2017-07-14
申请号：CN201410509907.0
申请日：2014-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种测试MOS器件阱电阻的方法，所述测试MOS器件阱电阻的方法至少包括：选取芯片中的一个MOS管，将其源极及体区接地，并在栅极加上工作电压VDD，在漏极加上扫描电流ID，同时测量漏极电压VD及体区电流Ibody；绘制VD‑ID曲线，寻找曲线中的漏极电压反转点，记录该反转点所对应的漏极电流ID,turn，通过公式Rw=Vpt/Ibody，turn计算得到阱电阻Rw。本发明选取芯片中本身存在的MOS管作为测试结构来测试阱电阻，不需要额外设计用来测量阱电阻的测试结构，从而节省芯片面积，降低制造成本；本发明还可以进一步根据MOS管的沟道长度、宽度参数得到MOS管的阱方块电阻；为了提高提取精度，本发明可以选取器件尺寸（沟道长度、宽度）较大的MOS管，以减小LDD区域对测试精度的影响。
-
Patent Agency Ranking
公开(公告)号：CN104465651B
公开(公告)日：2017-06-16
申请号：CN201410712386.9
申请日：2014-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种SOI ESD两级保护网络，包括：第一级保护网络，由第一二极管及第二二极管组成；第二级保护网络，包括PMOS晶体管、外接电阻、缓冲电阻和硅控整流器，其中，所述缓冲电阻的第一端接保护网络的输入端，第二端接所述硅控整流器的P型层及N阱区，并作为保护网络的输出端，所述PMOS晶体管的栅端和体端接电源线，源端接保护网络的输入端，漏端接所述外接电阻的第一端，并与所述硅控整流器的P阱区连接，所述外接电阻的第二端接地线，所述硅控整流器的N型层接地线。本项发明的SOI硅控整流器采用动态触发的原理，可以大大提高二级保护的反应速度，并大大降低内部电路栅击穿的可能性。
-
公开(公告)号：CN104392992B
公开(公告)日：2017-04-19
申请号：CN201410738258.1
申请日：2014-12-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于SOI的硅控整流器ESD保护器件结构，包括SOI衬底；所述SOI衬底的顶层硅中定义有有源区，所述有源区中形成有P阱及N阱；其中：所述有源区表面形成有假栅极型硅化物隔离结构，所述假栅极型硅化物隔离结构周围的有源区表面形成有金属硅化物层。本发明利用假栅极型硅化物隔离结构来实现有源区中不同类型重掺杂区以及阱区之间的金属硅化物阻隔，其中，该假栅极可与SOI衬底上其它区域的正常栅极结构同时制作，从而减少了一层硅化物阻挡层掩膜版，有利于节约生产成本；制作工艺与SOI CMOS工艺完全兼容，具有很强的设计可行性；本发明的ESD保护器件结构可以单独使用，也可以结合其他外部电路或器件使用，达到更好的抗ESD保护效果。
-
公开(公告)号：CN104392992A
公开(公告)日：2015-03-04
申请号：CN201410738258.1
申请日：2014-12-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于SOI的硅控整流器ESD保护器件结构，包括SOI衬底；所述SOI衬底的顶层硅中定义有有源区，所述有源区中形成有P阱及N阱；其中：所述有源区表面形成有假栅极型硅化物隔离结构，所述假栅极型硅化物隔离结构周围的有源区表面形成有金属硅化物层。本发明利用假栅极型硅化物隔离结构来实现有源区中不同类型重掺杂区以及阱区之间的金属硅化物阻隔，其中，该假栅极可与SOI衬底上其它区域的正常栅极结构同时制作，从而减少了一层硅化物阻挡层掩膜版，有利于节约生产成本；制作工艺与SOICMOS工艺完全兼容，具有很强的设计可行性；本发明的ESD保护器件结构可以单独使用，也可以结合其他外部电路或器件使用，达到更好的抗ESD保护效果。
-
公开(公告)号：CN102692682B
公开(公告)日：2013-07-17
申请号：CN201210193178.3
申请日：2012-06-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种光栅耦合器及其制作方法，提供一SOI衬底，刻蚀所述SOI衬底的顶层硅，形成周期为500~800nm的耦合光栅，同时于所述顶层硅中隔出CMOS有源区；于所述耦合光栅上制作覆盖于所述耦合光栅及CMOS有源区的栅氧化层；于所述栅氧化层表面形成导电层，刻蚀所述导电层，形成与所述耦合光栅周期相同的覆层结构，同时形成CMOS的栅极结构；最后形成保护层以完成制备。所述耦合光栅、栅氧化层及覆层结构均与CMOS的制备同时完成，可共享掩膜，降低了制作成本；覆盖于栅氧化层上的导电上覆层提高了耦合效率；优化的结构参数使得光栅耦合器的耦合效率显著提高；新颖的光栅耦合器结构使耦合效率对SOI埋氧层厚度的依赖性大为降低，从而放松了对SOI衬底的规格要求。
-
公开(公告)号：CN101901754B
公开(公告)日：2012-08-08
申请号：CN201010211448.X
申请日：2010-06-25
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/762
Abstract: 发明提供了一种在绝缘层中嵌入纳米晶的半导体材料制备方法，包括如下步骤：提供支撑衬底与器件衬底；在支撑衬底或器件衬底的表面生长绝缘层；在绝缘层中注入纳米晶改性离子；通过绝缘层将支撑衬底与器件衬底键合在一起；实施键合后的退火加固。本发明的优点在于，通过对工艺顺序的巧妙调整，在不影响其他工艺的前提下，将形成纳米晶所采用的离子注入的步骤调整在键合之前实施的，从而不会影响到器件层的晶格完整性，提高了所制备的SOI材料的晶体质量。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.048 seconds)
