一种光电探测器结构及其制备方法

    公开(公告)号:CN113270505B

    公开(公告)日:2024-05-17

    申请号:CN202110396769.X

    申请日:2021-04-13

    Abstract: 本发明涉及半导体生产领域,特别涉及一种光电探测器结构及其制备方法。一种光电探测器结构包括:衬底,第一氧化硅层,第二氧化硅层,第二氧化硅层的厚度为10nm~1μm,氧化铝层,P‑I‑N堆叠层。其制备方法:在衬底上形成锗缓冲层;形成本征半导体层;形成P型半导体层;形成氧化铝层,形成或不形成第二氧化硅层,得到衬底A,并且第二氧化硅层的厚度为10nm~1μm;在另一衬底上形成第一氧化硅层,并且若衬底A不形成第二氧化硅层,则继续形成第二氧化硅层,得到衬底B;将衬底A和衬底B键合;去除A衬底中的衬底和锗缓冲层;形成N型半导体层。本发明在PIN堆叠结构下方设有较厚的双层氧化硅结构,这样利于增强器件内部光学反射,在器件内部形成光学谐振腔,增强其光学谐振腔效应。

    一种绝缘体上硅衬底及其制备方法、应用

    公开(公告)号:CN113471289A

    公开(公告)日:2021-10-01

    申请号:CN202110548328.7

    申请日:2021-05-19

    Abstract: 本发明涉及一种绝缘体上硅衬底及其制备方法。一种绝缘体上硅衬底的制备方法,包括:在背衬硅层上形成掩蔽层;进行光刻和蚀刻,使掩蔽层形成多条沟槽,并且沟槽贯穿掩蔽层且深入背衬硅层中,使背衬硅层的表面被分隔成多个硅线条;去除掩蔽层;沉积第一氧化硅层,第一氧化硅层填充沟槽并覆盖硅线条;减薄第一氧化硅层,使硅线条曝露;形成硅顶层;对硅顶层进行热氧化处理,使其表面形成第二氧化硅层;进行退火处理;在退火之后去除第二氧化硅层。本发明制作的衬底能减小寄生电容,提高运行速度;还能降低漏电,具有更低的功耗;还能消除闩锁效应;还能抑制衬底脉冲电流干扰;同时引入应变。

    一种光电探测器结构及其制备方法

    公开(公告)号:CN113270504A

    公开(公告)日:2021-08-17

    申请号:CN202110396754.3

    申请日:2021-04-13

    Abstract: 本发明涉及半导体生产领域,特别涉及一种光电探测器结构及其制备方法。一种光电探测器结构包括:衬底;第一氧化硅层;重复交替叠加的多晶硅层和第二氧化硅层,氧化铝层,P‑I‑N堆叠层。制备方法:在衬底上形成锗缓冲层;形成本征半导体层;形成P型半导体层;形成氧化铝层,得到衬底A;在另一衬底上形成第一氧化硅层,重复交替形成多晶硅层和第二氧化硅层,形成衬底B;将衬底A和衬底B键合;去除衬底A中的衬底和锗缓冲层;形成N型半导体层。本发明在PIN堆叠结构下方设有多晶硅/氧化硅叠层,这样利于增强器件内部光学反射,在器件内部形成光学谐振腔,增强其光学谐振腔效应。

    一种多层绝缘体上硅锗衬底及其制备方法、应用

    公开(公告)号:CN113192969A

    公开(公告)日:2021-07-30

    申请号:CN202110287456.0

    申请日:2021-03-17

    Abstract: 本发明涉及一种多层绝缘体上硅锗衬底及其制备方法、应用。一种多层绝缘体上硅锗衬底,包括由下至上依次堆叠的背衬硅层、第一绝缘层、硅层;硅层上交替垂直堆叠n层第二绝缘层和n层硅锗层,并且靠近硅层的是所述第二绝缘层;所述硅锗的化学式为Si1‑xGex,0<x<0.5;其中,n为1以上的正整数;所述第二绝缘层设有使底部相邻层裸露的凹槽,所述硅锗层充满所述凹槽并且覆盖所述第二绝缘层的上表面。本发明可用于形成3D垂直堆叠全耗尽晶体管结构,有利于减小器件的短沟道效应(decrease short channel effect),同时多层沟道结构有利于提升器件的开态电流(Improve Ion),在小尺寸半导体器件的制备中有望得到应用。

    一种应变GeSiOI衬底及其制作方法

    公开(公告)号:CN112635492A

    公开(公告)日:2021-04-09

    申请号:CN202011393106.4

    申请日:2020-12-02

    Abstract: 本发明涉及一种应变GeSiOI衬底及其制作方法。一种应变GeSiOI衬底包括由下至上依次堆叠的:硅衬底,第一氧化硅层,多个氮化硅分隔条;第二氧化硅层;Ge1‑xSix层。制作方法:制作支撑衬底:在第一硅衬底上依次沉积第一氧化硅层、氮化硅层;图案化所述氮化硅层形成多个分立的氮化硅分隔条,相邻分隔条之间形成沟槽;再形成第二氧化硅层,以填充沟槽并覆盖分隔条的上表面;制作施主衬底:在第二硅衬底上外延Ge1‑xSix层;将支撑衬底和施主衬底键合、减薄,获得应变GeSiOI衬底。本发明在支撑衬底而非施主衬底中引入,利用这种工艺形成的GeSiOI衬底应变力更大,制作的器件电特性更优良。

    一种绝缘体上硅衬底及其制备方法、应用

    公开(公告)号:CN113471289B

    公开(公告)日:2024-07-16

    申请号:CN202110548328.7

    申请日:2021-05-19

    Abstract: 本发明涉及一种绝缘体上硅衬底及其制备方法。一种绝缘体上硅衬底的制备方法,包括:在背衬硅层上形成掩蔽层;进行光刻和蚀刻,使掩蔽层形成多条沟槽,并且沟槽贯穿掩蔽层且深入背衬硅层中,使背衬硅层的表面被分隔成多个硅线条;去除掩蔽层;沉积第一氧化硅层,第一氧化硅层填充沟槽并覆盖硅线条;减薄第一氧化硅层,使硅线条曝露;形成硅顶层;对硅顶层进行热氧化处理,使其表面形成第二氧化硅层;进行退火处理;在退火之后去除第二氧化硅层。本发明制作的衬底能减小寄生电容,提高运行速度;还能降低漏电,具有更低的功耗;还能消除闩锁效应;还能抑制衬底脉冲电流干扰;同时引入应变。

Patent Agency Ranking