-
公开(公告)号：CN105629522A
公开(公告)日：2016-06-01
申请号：CN201410620813.0
申请日：2014-11-06
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
IPC: G02F1/025
Abstract: 本发明提供一种硅基光调制器，至少包括：脊型波导，所述脊型波导包括平板部和位于所述平板部中间的凸条，所述凸条高于所述平板部；所述脊型波导中形成有第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区形成于所述凸条中间，且沿所述凸条的延伸方向延伸；所述第二轻掺杂区形成于所述第一轻掺杂区两侧的凸条中和与所述凸条两侧相连的平板部中；所述第一轻掺杂区和所述第二轻掺杂区的掺杂类型相反。在本发明的技术方案中，在脊型波导的凸条内由第一轻掺杂区和第二轻掺杂区形成两个背对背的PN结，在硅基光调制器工作时可以形成两个耗尽区，弥补解决离子注入对准误差的问题，并且提高了硅基光调制器的调制效率。
-
公开(公告)号：CN102902009B
公开(公告)日：2015-05-27
申请号：CN201210418418.5
申请日：2012-10-26
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有光子晶体的单纤三向复用器。该单纤三向复用器至少包括：用于接入第一波长及第二波长的光波信号的输入波导；用于接入第三波长的光波信号的上传波导；第一输出波导；第二输出波导；及多模波导耦合器；该多模波导耦合器用于分离所述第一波长信号及第二波长信号，并使两者分别由第一输出波导及第二输出波导输出；此外，该多模波导耦合器所具有的光子晶体，能反射所述第三波长的光波信号，并使该光波信号由输入波导输出。优选地，输入波导、上传波导、第一输出波导、第二输出波导、多模波导耦合器及光子晶体均通过对半导体基底的刻蚀来形成。本发明的优点包括：结构紧凑小巧，且制作工艺与CMOS工艺完全兼容，无需复杂工艺，加工成本低。
-
公开(公告)号：CN104201193A
公开(公告)日：2014-12-10
申请号：CN201410509909.X
申请日：2014-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/786 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7831 , H01L29/66484
Abstract: 本发明提供一种双栅SOI器件结构及其制作方法，该结构包括SOI衬底及形成于SOI衬底中并通过浅沟槽隔离结构隔离的MOS晶体管；所述MOS晶体管包括栅极、源极、漏极、栅极接触、源极接触及漏极接触；所述MOS晶体管还包括背栅极接触；所述背栅极接触设置于所述MOS晶体管正面，且穿通所述浅沟槽隔离结构及SOI衬底的埋氧层，与背衬底接触。本发明的双栅SOI器件结构在工作时，可以通过在背栅极接触端施加适当的电压，改变体区电势，从而改善浮体效应，并且该双栅SOI器件中存在两个控制沟道，增大了器件的有效沟道宽度及驱动电流。同时，背栅极接触形成于MOS管正面，制作工艺更为简单，且背栅极接触形成于浅沟槽隔离结构区域，不会对器件其它区域构成不良影响。
-
公开(公告)号：CN102904159A
公开(公告)日：2013-01-30
申请号：CN201210418410.9
申请日：2012-10-26
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于BCB（苯并环丁烯）键合工艺的混合集成激光器及其制作方法，所述混合集成激光器包括具有硅衬底、埋氧层及硅波导结构的SOI基光波导芯片、BCB覆层、具有底接触层、有源层、隧道结及顶接触层的Ⅲ-Ⅴ族激光器外延层、贯穿所述Ⅲ-Ⅴ族激光器外延层、BCB覆层及埋氧层的热沉通孔、填充于所述热沉通孔内的多晶硅热沉；结合于所述Ⅲ-Ⅴ族激光器外延层表面且具有电极通孔的氮化硅隔离层以及电极结构。本发明采用BCB键合工艺实现了SOI硅基光波导芯片与Ⅲ-Ⅴ族激光器的单片集成，并且引入多晶硅热沉结构以提高激光器的性能。本发明可作为硅基光源器件，为硅基光集成芯片提供片上光源。
-
公开(公告)号：CN102779892A
公开(公告)日：2012-11-14
申请号：CN201110120147.0
申请日：2011-05-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/105 , H01L31/0232 , H01L31/0216 , G02B6/34
Abstract: 本发明公开了一种基于异质集成和垂直光耦合的硅基InGaAsPIN光电探测器，包括：SOI衬底；制作于SOI衬底顶层硅中的垂直耦合光栅；覆盖于垂直耦合光栅上的BCB键合层；位于BCB键合层之上的抗反射层；位于抗反射层之上的第一导电型磷化铟层；位于第一导电型磷化铟层之上的本征铟镓砷层；以及位于本征铟镓砷层之上的第二导电型磷化铟层；其中，垂直耦合光栅通过刻蚀SOI衬底的顶层硅制成，刻蚀深度为70-110nm；光栅周期为600-680nm；抗反射层的折射率介于BCB键合层与第一导电型磷化铟层之间。本发明的硅基InGaAsPIN光电探测器采用粘合性键合工艺将InP/InGaAs/InP叠堆材料层粘合于刻蚀在SOI衬底上的光栅上，使光与InP/InGaAs/InP层实现垂直耦合，为硅基InGaAs光电探测器的具体应用提供合适的设计及优化方案。
-
Patent Agency Ranking
公开(公告)号：CN106998198B
公开(公告)日：2024-02-27
申请号：CN201610051742.6
申请日：2016-01-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K3/017
Abstract: 本发明提供一种自适应的触发器加固电路，包括反相器链，包括多级级联的反相器；锁存器，连接于每级反相器输出端，用于锁存反相器的输出逻辑状态；控制模块，用于控制某个时刻所有锁存器，使每个锁存器保持相对应的反相器输出逻辑状态；计算模块，用于计算逻辑发生变化的反相器个数，并以反相器的传输延时为单位，标定出SET脉冲的宽度；延时滤波模块，用于依据计算模块标定的SET脉冲的宽度，自动设置精确的滤波延时，滤除触发器模块的单粒子瞬态脉冲。本发明可以精确测得不同能量粒子轰击下的单粒子瞬态脉冲宽度，以保证滤波电路延时精确设定，可精确滤除单粒子脉冲，使芯片的加固DFF在获得预计的抗单粒子效果外，面积更优，速度折中代价最小。
-
公开(公告)号：CN111739838B
公开(公告)日：2023-10-31
申请号：CN202010578947.6
申请日：2020-06-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/8238 , H01L27/092
Abstract: 本发明涉及一种抗辐射的SOI材料的制备方法，包括：采用局域性离子注入的方式制备抗辐射的SOI材料。本发明顶层硅离子注入损伤小，局域性离子注入，其它部分不被注入，顶层硅晶格结构完整，成为后续退火修复的籽晶区域，退火后顶层硅晶格质量完整，均匀性好。
-
公开(公告)号：CN105675985B
公开(公告)日：2019-03-29
申请号：CN201610035027.3
申请日：2016-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R23/16
Abstract: 本发明提供一种脉冲波形测试方法，包括：收集单粒子轰击信息，并产生单粒子瞬态脉冲；检测所述单粒子瞬态脉冲在不同电压值时的脉冲宽度，并产生相应宽度的脉冲信号；根据不同电压值时产生的相应宽度的脉冲信号标定当前电压值时所述单粒子瞬态脉冲的脉冲宽度；将不同电压值时标定的脉冲宽度整合并还原所述单粒子瞬态脉冲的波形。本发明的脉冲波形测试方法测量出了单粒子效应的真实波形，可以以此建立更精准的单粒子效应瞬态电流脉冲模型，对抗辐射电路的加固设计具有重要参考意义。
-
公开(公告)号：CN106998198A
公开(公告)日：2017-08-01
申请号：CN201610051742.6
申请日：2016-01-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K3/017
CPC classification number: H03K3/017
Abstract: 本发明提供一种自适应的触发器加固电路，包括反相器链，包括多级级联的反相器；锁存器，连接于每级反相器输出端，用于锁存反相器的输出逻辑状态；控制模块，用于控制某个时刻所有锁存器，使每个锁存器保持相对应的反相器输出逻辑状态；计算模块，用于计算逻辑发生变化的反相器个数，并以反相器的传输延时为单位，标定出SET脉冲的宽度；延时滤波模块，用于依据计算模块标定的SET脉冲的宽度，自动设置精确的滤波延时，滤除触发器模块的单粒子瞬态脉冲。本发明可以精确测得不同能量粒子轰击下的单粒子瞬态脉冲宽度，以保证滤波电路延时精确设定，可精确滤除单粒子脉冲，使芯片的加固DFF在获得预计的抗单粒子效果外，面积更优，速度折中代价最小。
-
公开(公告)号：CN104362093B
公开(公告)日：2017-03-22
申请号：CN201410541928.0
申请日：2014-10-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
Abstract: 本发明提供一种SOI器件结构及其制作方法，该结构包括SOI衬底，SOI衬底的顶层硅中形成有由浅沟槽隔离结构隔离的有源区，所述有源区中形成有MOS晶体管；所述有源区侧壁与所述浅沟槽隔离结构之间形成有一收容空间，所述MOS晶体管还包括一对侧壁栅极，该一对侧壁栅极嵌入所述收容空间中，并与MOS晶体管的栅极连接。本发明通过简单的工艺优化形成3D的SOI器件，无需增加光罩数量，与CMOS工艺兼容；SOI器件结构中除了常规栅极，还包括侧壁栅极，使得有源区侧壁变成沟道，在相同的器件面积下，可以大大增加器件的有效宽度，进而增加驱动电流，提高器件性能；并且STI与侧壁沟道被多晶硅侧壁栅极隔开，使得STI远离有源区侧壁，能够提高器件的抗总剂量辐射能力。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.055 seconds)
