一种P型埋层AlGaN-GaN高电子迁移率晶体管

    公开(公告)号:CN106206711B

    公开(公告)日:2019-04-30

    申请号:CN201610704134.0

    申请日:2016-08-22

    Applicant: 东南大学

    Abstract: 一种P型埋层AlGaN‑GaN高电子迁移率晶体管,包括:Si基衬底,在Si基衬底上形成AlN成核层,在AlN成核层上形成本征GaN层,在本征GaN层上形成AlGaN掺杂层,在AlGaN掺杂层上表面形成栅氧化层,在栅氧化层上表面形成栅极,在AlGaN掺杂层和栅极上覆盖钝化层,在栅极一侧形成源极,在栅极另一侧形成漏极,所述源极和漏极始于本征GaN层的上部、贯穿AlGaN掺杂层并止于钝化层内,其特征在于,在AlN成核层中形成有P型AlGaN掺杂区埋层,所述P型AlGaN掺杂区埋层上表面与本征GaN层下表面相接触,P型AlGaN掺杂区埋层的一个边界位于栅极下方,另一个边界位于栅极和漏极之间区域的下方。

    横向绝缘栅双极型晶体管界面态的测试方法及5端口器件

    公开(公告)号:CN106356313B

    公开(公告)日:2018-12-14

    申请号:CN201610972493.4

    申请日:2016-11-04

    Applicant: 东南大学

    Abstract: 一种横向绝缘栅双极型晶体管界面态的测试方法及5端口器件,横向绝缘栅双极型晶体管界面态的测试方法特征为,包括沟道区、鸟嘴区、多晶硅栅场板区及场板末端区电荷泵电流的测试,进行测试时,先在同一晶圆上目标器件旁边制造5端口器件,对辅助5端口器件进行系统搭建并设置测试条件,最后进行电荷泵电流测试操作;一种用于横向绝缘栅双极型晶体管界面态的测试方法的5端口器件,其特征为,包括一个电荷泵电子提供区和一个电荷泵专用测试电极,所述电荷泵电子提供区和阳极P+区并排处于N型缓冲区的上部,且单独与电荷泵专用测试电极相连;本发明可以解决传统方法不能测试横向绝缘栅双极型晶体管多晶硅栅场板区及场板末端区的界面损伤的问题。

    一种石墨烯沟道碳化硅功率半导体晶体管

    公开(公告)号:CN108899369A

    公开(公告)日:2018-11-27

    申请号:CN201810682926.1

    申请日:2018-06-27

    Applicant: 东南大学

    Abstract: 本发明提出了一种石墨烯沟道碳化硅功率半导体晶体管,其元胞结构包括:N型衬底,衬底表面的N型漂移区,在漂移区两端设置P型基区,各P型基区内分别设有P+型体接触区和N+型源区,在N型漂移区的表面设有栅氧层且所述栅氧层的两端分别延伸进入两侧的P型基区,在栅氧层的表面设有多晶硅栅。其特征在于P型基区表面内嵌有作为沟道的石墨烯条且石墨烯条的两端分别触及N+型源区与P型基区之间的边界和P型基区与N型漂移区之间的边界,在栅宽方向呈蜂窝状分布,器件的导电沟道仍由石墨烯构成,在维持基本不变的导通电阻和电流传输能力下,P型基区被石墨烯条间隔开来,增强辅助耗尽的作用,进一步减小器件整体关态漏电电流,提高击穿电压。

    一种高热可靠性功率模块
    34.
    发明授权

    公开(公告)号:CN106340501B

    公开(公告)日:2018-10-23

    申请号:CN201610836314.4

    申请日:2016-09-20

    Applicant: 东南大学

    Abstract: 一种高热可靠性功率模块,具有更低的工作结温以及更均匀的芯片温度分布,包括:散热底板,在散热底板上设有覆铜陶瓷基板,所述覆铜陶瓷基板包括陶瓷基板,在陶瓷基板的下表面上设有覆铜且覆铜设在散热底板的上表面上,在覆铜陶瓷基板上至少设有2个端子,所述端子连接于位于所述端子下方并设在陶瓷基板的上表面上的覆铜片上,在需要实现连接的两个端子中的一个端子下方的覆铜片上连接有功率芯片,所述功率芯片通过一排使用高电导率材料的焊线与所述需要实现连接的两个端子中的另一个端子连接,同一功率芯片上的每一条焊线与所述每一条焊线的相邻下一条焊线之间的间距正比于所述每一条焊线的端部焊点至连接于所述同一功率芯片的端子之间的距离。

    一种具有高热可靠性的功率模块

    公开(公告)号:CN106847777A

    公开(公告)日:2017-06-13

    申请号:CN201710037515.2

    申请日:2017-01-18

    Applicant: 东南大学

    Abstract: 一种具有高热可靠性的功率模块,包括:散热底板,在散热底板上设有覆铜陶瓷基板,所述覆铜陶瓷基板包括陶瓷基板,在陶瓷基板的下表面上设有下表面覆铜,在覆铜陶瓷基板上至少设有2个端子,所述端子连接于位于所述端子下方并设在陶瓷基板的上表面覆铜上,在需要实现连接的两个端子中的一个端子下方的覆铜上连接有功率芯片,所述功率芯片通过焊线组件与所述需要实现连接的两个端子中的另一个端子连接,其特征在于,所述焊线组件由相互平行的焊线构成,每条焊线都具有多个焊点且不同焊线的端部焊点以及处在同一相对位置的中部焊点在功率芯片上呈交错排列;焊线组件使用高电导率金属材料铝Al,铜Cu,银Ag或金Au。

    一种功率模块焊接用焊片
    36.
    发明公开

    公开(公告)号:CN105537793A

    公开(公告)日:2016-05-04

    申请号:CN201610029389.1

    申请日:2016-01-15

    Applicant: 东南大学

    CPC classification number: H01L2224/32225 B23K35/24 B23K35/28 H01L23/367

    Abstract: 本发明公开了一种功率模块焊接用焊片,包括金属网状骨架,在金属网状骨架的网眼空间内填充有钎焊材料。因为金属网状骨架的液相线温度远大于钎焊温度,在回流焊的过程中,钎焊材料先熔融成液体状态,98%~99%的钎焊材料熔融之后会注满网眼空间,金属网状骨架为液体状态的钎焊材料提供附着边界,二者形成类平面的结构。焊片上的芯片在每个区域受力均匀,不容易发生切向方向和法向方向上的位移,功率芯片上每个区域到其下方底板的散热路径长度都是一致的,热阻也随之更加均匀化,能够避免功率芯片局部区域温度过高的情况。

    一种Si基AlGaN/GaN高电子迁移率晶体管

    公开(公告)号:CN105206663A

    公开(公告)日:2015-12-30

    申请号:CN201510661083.3

    申请日:2015-10-14

    Applicant: 东南大学

    CPC classification number: H01L29/7786 H01L29/0619

    Abstract: 一种Si基AlGaN/GaN高电子迁移率晶体管,包括:Si基衬底,在Si基衬底上形成有AlN成核层,在AlN成核层上形成有本征GaN层,在本征GaN层上形成有AlGaN掺杂层;在所述AlGaN掺杂层中形成有栅氧化层,所述栅氧化层的下表面与本征GaN层的上表面相接触,在栅氧化层的上表面形成有栅极;在AlGaN掺杂层的上表面栅极的一侧形成有源极,在AlGaN掺杂层的上表面栅极的另一侧形成有漏极,在栅极、源极和漏极上形成有钝化层,且源极和漏极通过钝化层和栅极相隔离,其特征在于,在本征GaN层中形成有P型AlGaN掺杂区,所述P型AlGaN掺杂区位于栅极和漏极之间区域的下方。这种结构的优点在于保持器件频率特性和阈值电压基本不变的前提下,显著提高器件的击穿电压。

    一种关于IGBT外延层的退化表征方法

    公开(公告)号:CN118884160A

    公开(公告)日:2024-11-01

    申请号:CN202411020914.4

    申请日:2024-07-29

    Applicant: 东南大学

    Abstract: 本发明公开了一种关于IGBT外延层的退化表征方法,包括:向器件栅极施加恒定的偏置电压并叠加小信号,对器件的集电极和发射极之间进行电压扫描;检测多个集电极和发射极偏置电压点下,栅极和集电极之间的电容值Cgc;计算出每个Vce值下的衬底电容Csub,并绘制Csub‑Vce曲线及1/C2sub‑Vce曲线,提取结型场效应区表面MOS电容Coj随Vce变化曲线;当器件由于应力发生退化后,计算此时的衬底电容Csub值并且绘制Csub‑Vce曲线及1/C2sub‑Vce曲线;对比器件退化前后曲线的漂移情况,分析计算缺陷电荷种类,位置和密度;本发明方法简便易行,可准确快速地测定器件外延层缺陷电荷。

    一种低隧穿泄漏电流的功率器件及其制造方法

    公开(公告)号:CN117832273A

    公开(公告)日:2024-04-05

    申请号:CN202311748601.6

    申请日:2023-12-19

    Applicant: 东南大学

    Abstract: 本发明公开了一种低隧穿泄漏电流的功率器件及其制造方法。器件包括衬底及其上第一导电类型漂移区;位于漂移区上方的沟槽,漂移区及上方设有沟槽,且沟槽两侧设有异质材料区,异质材料区下方设有第二导电类型耐压区域,耐压区与沟槽间以漂移区隔开,沟槽内设有栅电极,栅电极下方设有对称分布的埋层电极,沟槽、栅电极、埋层电极间分别以介质层隔离,异质材料区上方设有源电极,其与沟槽内栅电极间以介质层隔开;衬底下方设有漏电极。本发明的优势在于,器件通过隧穿原理导通,有效降低导通电阻并避免了由寄生三极管引起的闩锁效应。埋层电极的引入降低了反向阻断时隧穿点电场强度,进而降低反向漏电流。同时对器件开关速度也有提升。

    一种隧穿功率器件及其制造方法
    40.
    发明公开

    公开(公告)号:CN115394845A

    公开(公告)日:2022-11-25

    申请号:CN202211175790.8

    申请日:2022-09-26

    Applicant: 东南大学

    Abstract: 本发明公开了一种隧穿功率器件及其制造方法。包括,N型衬底,N型外延层,倾斜侧壁的第一源极区,第一源极区下方设有P型区域,外延层上方设有栅氧化层和栅电极,栅电极的上方设有钝化层,第一源极区上表面设有第二源极区,衬底下表面设有漏极金属。本发明的优势在于,隧穿功率器件降低了器件关断时的漏电流;第一源极区与漂移区形成的肖特基接触改善了器件的第三象限特性,减小了器件的动态功耗;显著降低了功率器件的元胞宽度,具有更低的导通电阻,降低了器件的静态功耗;侧壁倾斜的第一源极区减弱了隧穿点的耗尽作用,同时削弱了静电屏蔽效应,提高了器件的正向导通电流。

Patent Agency Ranking