-
公开(公告)号：CN106129001B
公开(公告)日：2018-11-20
申请号：CN201610644886.2
申请日：2016-08-09
Applicant: 上海交通大学
Abstract: 本发明公开了一种阵列背板电路及其制备方法，所述阵列背板电路由驱动信号总线、数据信号总线、接地总线和若干单元电路组成，每一单元电路的结构包括：绝缘衬底、栅电极、共用电极、栅极绝缘层、源电极、漏电极、电极修饰材料、有机半导体层、层间绝缘膜、下层像素电极、显示材料和上层像素电极；所述的制备方法通过全溶液法实现所述阵列背板电路的器件的全部制作过程，按照加法工艺流程采用喷墨打印方法依次打印该阵列背板电路的各功能层，同时实现薄膜的图形化和过孔结构。本发明具有工艺简便、材料节省、滴定精确、易于大面积集成等优点，大大降低了设备和生产成本。
-
公开(公告)号：CN105954322B
公开(公告)日：2018-06-19
申请号：CN201610341745.3
申请日：2016-05-20
Applicant: 上海交通大学
IPC: G01N27/00 , G01N27/414 , H01L29/786 , H01L51/10
Abstract: 一种基于有机薄膜晶体管的生物/化学传感器，包括由下而上依次层叠的衬底、第一栅电极、第一栅绝缘层、源/漏电极、有机半导体层、第二栅绝缘层、第二栅电极、敏感膜以及封装层，其中，第一栅电极、第一栅绝缘层、源/漏电极和有机半导体层构成置于底部的底栅晶体管，作为参考器件，源/漏电极、有机半导体层、第二栅绝缘层和第二栅电极构成置于顶部的顶栅晶体管，用作敏感器件，该顶栅晶体管与底栅晶体管构建成低电压双栅结构的有机薄膜晶体管，顶栅晶体管与底栅晶体管具有大差异的栅电容值，有机半导体层具有低的禁带缺陷密度。本发明具有工作电压低、灵敏度高、成本低、检测目标多样等优点，能够兼容大面积、快速的印刷/涂布制备工艺，可用于制造可穿戴或移动式传感器，在健康监测、保健医疗领域应用前景广阔。
-
公开(公告)号：CN106298070B
公开(公告)日：2017-09-15
申请号：CN201610749830.3
申请日：2016-08-29
Applicant: 上海交通大学
IPC: H01B13/00
Abstract: 一种图形化导电薄膜的制备方法，首先在衬底上采用点胶工艺形成预定图形的聚合物掩模，然后对该衬底进行氧等离子或是紫外光照射处理以提高亲水性，再通过溶液工艺在附有所述聚合物掩模的衬底上制备导电薄膜，最后将该聚合物掩模从所述衬底上剥离，从而得到图形化的导电薄膜。本发明中的聚合物掩模图形可由自动化点胶设备中软件的自由设计，所得到的导电薄膜可满足溶液工艺生产的电子器件小批量、多样性的需求，使电子器件的生产更为灵活；所形成的掩模图形方法简单，并能够兼容导电薄膜的溶液工艺，降低了导电薄膜图形化的工艺复杂程度；在图形化过程中，所需的图形化导电薄膜表面没有其他材料覆盖，减少了清洗覆盖材料的步骤，避免了清洗时对导电薄膜的损伤。
-
公开(公告)号：CN106298070A
公开(公告)日：2017-01-04
申请号：CN201610749830.3
申请日：2016-08-29
Applicant: 上海交通大学
IPC: H01B13/00
Abstract: 一种图形化导电薄膜的制备方法，首先在衬底上采用点胶工艺形成预定图形的聚合物掩模，然后对该衬底进行氧等离子或是紫外光照射处理以提高亲水性，再通过溶液工艺在附有所述聚合物掩模的衬底上制备导电薄膜，最后将该聚合物掩模从所述衬底上剥离，从而得到图形化的导电薄膜。本发明中的聚合物掩模图形可由自动化点胶设备中软件的自由设计，所得到的导电薄膜可满足溶液工艺生产的电子器件小批量、多样性的需求，使电子器件的生产更为灵活；所形成的掩模图形方法简单，并能够兼容导电薄膜的溶液工艺，降低了导电薄膜图形化的工艺复杂程度；在图形化过程中，所需的图形化导电薄膜表面没有其他材料覆盖，减少了清洗覆盖材料的步骤，避免了清洗时对导电薄膜的损伤。
-
公开(公告)号：CN105954322A
公开(公告)日：2016-09-21
申请号：CN201610341745.3
申请日：2016-05-20
Applicant: 上海交通大学
IPC: G01N27/00 , G01N27/414 , H01L29/786 , H01L51/10
CPC classification number: G01N27/00 , G01N27/414 , G01N27/4145 , H01L29/786 , H01L51/10
Abstract: 一种基于有机薄膜晶体管的生物/化学传感器，包括由下而上依次层叠的衬底、第一栅电极、第一栅绝缘层、源/漏电极、有机半导体层、第二栅绝缘层、第二栅电极、敏感膜以及封装层，其中，第一栅电极、第一栅绝缘层、源/漏电极和有机半导体层构成置于底部的底栅晶体管，作为参考器件，源/漏电极、有机半导体层、第二栅绝缘层和第二栅电极构成置于顶部的顶栅晶体管，用作敏感器件，该顶栅晶体管与底栅晶体管构建成低电压双栅结构的有机薄膜晶体管，顶栅晶体管与底栅晶体管具有大差异的栅电容值，有机半导体层具有低的禁带缺陷密度。本发明具有工作电压低、灵敏度高、成本低、检测目标多样等优点，能够兼容大面积、快速的印刷/涂布制备工艺，可用于制造可穿戴或移动式传感器，在健康监测、保健医疗领域应用前景广阔。
-
Patent Agency Ranking
公开(公告)号：CN105552226A
公开(公告)日：2016-05-04
申请号：CN201610037433.3
申请日：2016-01-20
Applicant: 上海交通大学
CPC classification number: H01L51/0508 , H01L51/05 , H01L51/10
Abstract: 一种基于有机薄膜晶体管的温度传感器，其器件工作电压低于5V且无电学迟滞效应，包括衬底、源电极、漏电极、有机半导体层、栅介质层和栅电极，所述栅介质层具有大电容值且对温度敏感，其电容大于100nF/cm2，该栅介质层由具有低介电常数的第一介质层和具有高介电常数的第二介质层叠加而成，其中第一介质层紧邻有机半导体层，并且置于该有机半导体层与第二介质层之间，第二介质层置于栅电极与第一介质层之间。本发明工作时操作电压低，便于与光伏电池、纸电池、无线电波等电源系统集成，具有响应快、功耗小、柔韧性好、可大面积加工、制造成本低、产品周期短等优点，尤其在电子皮肤领域具有广阔的应用前景。
-
公开(公告)号：CN103390725A
公开(公告)日：2013-11-13
申请号：CN201310314778.5
申请日：2013-07-24
Applicant: 上海交通大学
Abstract: 一种用于印刷电子与集成电路界面的有机薄膜晶体管，为底栅底接触结构，其包括：绝缘衬底、栅电极、栅极绝缘层、源电极、漏电极、电极修饰材料和有机半导体层；其中，绝缘衬底位于所述有机薄膜晶体管的底层，栅电极位于该绝缘衬底之上，栅极绝缘层覆盖该绝缘衬底和栅电极，源电极和漏电极分别制备在该栅极绝缘层上表面上，电极修饰材料分别修饰在该源电极和漏电极的表面上，有机半导体层覆盖该栅极绝缘层和电极修饰材料。本发明利用界面工程降低亚阈值摆幅实现低电压工作，其不受限于绝缘层的厚度和介电常数，通过采用厚的绝缘层同时能够承受高电压，实现高/低混合驱动模式，可以应用于印刷电子与集成电路的界面接口。
-
公开(公告)号：CN102881828A
公开(公告)日：2013-01-16
申请号：CN201210382861.1
申请日：2012-10-10
Applicant: 上海交通大学
IPC: H01L51/40
Abstract: 一种短沟道有机薄膜晶体管的制备方法，该有机薄膜晶体管为底栅底接触型结构，自下而上依次包括衬底、栅极、介质层、自组装单分子层、源极、漏极以及有机半导体层，该源极与漏极之间的沟道的长度不超过5微米，所述制备方法的各工艺步骤全部采用包括溶液涂布方法和印刷方法的溶液法，具体步骤如下：在衬底上制备栅极；在衬底和栅极上制备介质层；在介质层上表面生长疏水性自组装单分子层；采用紫外光垂直通过光掩膜照射疏水性自组装单分子层，除去源极和漏极区域的疏水性自组装单分子层并在该区域生长亲水性自组装单分子层；在介质层的亲水区域上形成漏极和栅极；在源极、漏极以及沟道之上制备有机半导体层。本发明效率高、成本低，提升了短沟道有机薄膜晶体管的品质。
-
公开(公告)号：CN102610756A
公开(公告)日：2012-07-25
申请号：CN201210091404.7
申请日：2012-03-31
Applicant: 上海交通大学
Abstract: 一种溶液法低电压高性能有机薄膜晶体管，其包括：绝缘衬底、栅电极、栅极绝缘层、源电极、漏电极、电极修饰材料和有机半导体层，其中，绝缘衬底位于有机薄膜晶体管的最底层，栅电极和栅极绝缘层自下而上地依次叠覆于该绝缘衬底之上，源电极和漏电极分离地位于栅极绝缘层之上，电极修饰材料分别包覆在该源电极和漏电极的表面上，有机半导体层覆盖在栅极绝缘层和电极修饰材料之上且位于有机薄膜晶体管的最顶层。本发明选择合适的材料体系和工艺，不受限于绝缘层的厚度和介电常数，通过降低器件的亚阈值摆幅来得到低电压(2V)的溶液法有机薄膜晶体管。
-
公开(公告)号：CN115096965A
公开(公告)日：2022-09-23
申请号：CN202210606517.X
申请日：2022-05-31
Applicant: 上海交通大学
Abstract: 本发明提供的薄膜晶体管型生化传感微阵列芯片包括：衬底；像素阵列，包括多个参比电极和多个像素单元，所述像素单元包括薄膜晶体管和位于所述薄膜晶体管上方的敏感电极，所述薄膜晶体管的底栅电极电连接所述敏感电极，所述敏感电极表面具有修饰层，多个所述参比电极与多行所述像素单元一一对应；多条行选信号线，分别与多个所述参比电极电连接；多条列读取信号线；多条公共电极线；多个隔离墙，位于所述封装层上方，每个所述隔离墙包围一隔离区域，所述隔离区域连续暴露一行所述像素单元中所有的所述敏感电极和一个所述参比电极。本发明有利于提高芯片集成度，并减少串扰和功耗。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.023 seconds)
