-
公开(公告)号:CN107919358B
公开(公告)日:2024-05-28
申请号:CN201710880103.5
申请日:2017-09-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件和制造半导体器件的方法,该器件包括:在衬底上的栅极结构;分别在衬底的邻近栅极结构的部分上的源极/漏极层;分别接触源极/漏极层的上表面的第一接触插塞;接触栅极结构中的一个的第二接触插塞,第二接触插塞的侧壁由绝缘间隔物覆盖;以及共同地接触栅极结构中的至少一个的上表面和第一接触插塞中的至少一个的第三接触插塞,第三接触插塞的侧壁的至少一部分不被绝缘间隔物覆盖。
-
公开(公告)号:CN110838484B
公开(公告)日:2024-05-07
申请号:CN201910307666.4
申请日:2019-04-17
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 一种包括标准单元的集成电路包括:多个第一阱,以第一宽度沿第一水平方向延伸并具有第一导电类型;以及多个第二阱,以第二宽度沿第一水平方向延伸并具有第二导电类型,其中所述多个第一阱和所述多个第二阱在与第一水平方向正交的第二水平方向上交替布置,当m和n是大于或等于3的整数时,标准单元具有第二水平方向上的长度,该长度等于第一宽度的一半的m倍与第二宽度的一半的n倍之和。
-
公开(公告)号:CN117012749A
公开(公告)日:2023-11-07
申请号:CN202310470739.8
申请日:2023-04-26
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L27/088 , H01L23/538
Abstract: 一种半导体器件包括:衬底,包括第一侧和与第一侧相对的第二侧;第一电力轨和第二电力轨,设置在衬底的第一侧上,第一电力轨和第二电力轨沿第一方向延伸并且在第二方向上分离;第一有源区和第二有源区,设置在衬底的第一侧上,第一有源区和第二有源区由第一电力轨与第二电力轨之间的元件分离膜限定并且在第二方向上分离;电力输送网络,设置在衬底的第二侧上;以及第一电力通孔,穿透元件分离膜和衬底,第一电力通孔连接电力输送网络和第一电力轨。
-
公开(公告)号:CN110504265A
公开(公告)日:2019-11-26
申请号:CN201910202048.3
申请日:2019-03-15
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/78
Abstract: 一种半导体器件,包括:顺序设置在衬底上的第一单元至第四单元;第一扩散中断结构至第三扩散中断结构;配置为从衬底突出的第一鳍结构,第一鳍结构包括由第一扩散中断结构至第三扩散中断结构彼此分开的第一鳍至第四鳍;第二鳍结构,配置为从衬底突出,与第一鳍结构间隔开,第二鳍结构包括由第一扩散中断结构至第三扩散中断结构彼此分开的第五鳍至第八鳍;第一栅电极至第四栅电极,分别设置在第一单元至第四单元中,并且第一单元、第二单元和第四单元中的每一个中的鳍的数量是两个。
-
公开(公告)号:CN108962913A
公开(公告)日:2018-12-07
申请号:CN201810499974.7
申请日:2018-05-23
Applicant: 三星电子株式会社
IPC: H01L27/118
CPC classification number: H01L23/544 , G06F17/5077 , G06F17/5081 , H01L23/485 , H01L2223/5444 , H01L2924/0002 , H03K19/173 , H01L2924/00012 , H01L27/11803
Abstract: 本公开提供了集成电路器件。一种集成电路器件包括:在第一型式逻辑单元中在第一方向上平行地布置的一对参考导电线以及在第二型式逻辑单元中平行地布置的一对交换导电线,其中所述一对参考导电线和所述一对交换导电线中的在不同布线轨迹中的一个参考导电线和一个交换导电线具有相同的平面形状和相同的长度,并延伸以交叉第一型式逻辑单元和第二型式逻辑单元之间的单元边界。
-
公开(公告)号:CN108063157A
公开(公告)日:2018-05-22
申请号:CN201710972455.3
申请日:2017-10-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423
CPC classification number: H01L27/0207 , H01L21/823475 , H01L27/088 , H01L27/092 , H01L29/41791 , H01L29/42372 , H01L29/66545 , H01L29/78 , H01L29/7848 , H01L29/785 , H01L29/0642 , H01L29/0684 , H01L29/42316
Abstract: 本发明提供一种半导体装置,其包含:第一有源图案,其在衬底的第一区和第二区上在第一方向上延伸;第一虚拟栅极电极,其在第二方向上延伸与第一区和第二区之间的第一有源图案交叉;接触结构,其接触第一虚拟栅极电极并且在第一方向上延伸;以及电力线,其安置在接触结构上并且电连接到接触结构。电力线在第一方向上延伸。当在平面图中查看时接触结构与电力线重叠。本发明的半导体装置的整体面积可以减小并且半导体装置的电气特征可以得到改进。
-
公开(公告)号:CN106876365A
公开(公告)日:2017-06-20
申请号:CN201610939502.X
申请日:2016-10-24
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
CPC classification number: H01L23/5286 , H01L21/28518 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823878 , H01L27/0207 , H01L27/092 , H01L27/0924 , H01L29/0653 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/66545 , H01L29/7848 , H01L23/5226 , H01L23/528
Abstract: 一种逻辑半导体器件,包括:多个有源图案,在水平方向上延伸并且在垂直方向上彼此间隔开;隔离层,限定所述有源图案;在有源图案和隔离层上在垂直方向上延伸的多个栅极图案,所述栅极图案在水平方向上彼此间隔开;多个下配线,在栅极图案上方在水平方向上延伸;多个上配线,在下配线上方在垂直方向上延伸;贯穿接触,连接上配线中的至少一个上配线以及栅极图案中的至少一个栅极图案,贯穿接触从上配线的底表面延伸到相对于有源图案的下配线之一的底表面之下的位置。
-
-
-
-
-
-