公开(公告)号：CN103680637A

公开(公告)日：2014-03-26

申请号：CN201310397588.4

申请日：2013-09-04

申请人： 三星电子株式会社

发明人： 郭东勋 ,  朴商秀 ,  任载禹

IPC分类号： G11C29/04

CPC分类号： G06F11/1068

摘要： 提供一种具有异常字线检测器的闪存系统及其异常字线检测方法。用于闪存系统的闪存控制器包括：ECC电路，接收从闪存读取的第一页数据和第二页数据，并分别对第一页数据中的失败位的第一数量以及第二页数据中的失败位的第二数量进行计数；异常字线检测器，被构造为将失败位的第一数量与失败位的第二数量进行比较以推导第一页数据与第二页数据之间的失败位改变率，并响应于失败位改变率来产生异常字线检测信号；控制单元，响应于异常字线检测信号来控制闪存的操作。

公开(公告)号：CN103578552A

公开(公告)日：2014-02-12

申请号：CN201310343872.3

申请日：2013-08-08

申请人： 三星电子株式会社

发明人： 郭东勋

IPC分类号： G11C16/10 ,  G11C16/14

CPC分类号： G11C16/0483 ,  G11C11/5628 ,  G11C16/10

摘要： 本发明涉及使用可变存储单元状态定义的非易失性存储器件和操作方法。一种操作非易失性存储器件的方法包括连续地编程存储单元而不物理擦除该存储单元。每次对存储单元的连续编程使用不同的擦除状态区来指示该存储单元的擦除状态。

公开(公告)号：CN107578793B

公开(公告)日：2023-11-03

申请号：CN201710535973.9

申请日：2017-07-04

申请人： 三星电子株式会社

发明人： 姜熙雄 ,  郭东勋 ,  边大锡 ,  李柱硕

IPC分类号： G11C16/14 ,  G11C16/10 ,  G11C5/02

摘要： 提供了非易失性存储器系统和非易失性存储器装置的操作方法。所述非易失性存储器系统包括非易失性存储器装置和控制非易失性存储器装置的存储器控制器。非易失性存储器装置包括多个存储器块。每个存储器块包括多个存储器单元。每个存储器单元具有擦除状态和多个不同的编程状态中的任意一种状态。非易失性存储器系统的操作方法包括从外部装置接收物理擦除命令。该操作方法也包括：响应于接收的物理擦除命令，针对至少一个存储器块执行快速擦除操作，使得所述至少一个存储器块的第一存储器单元具有与擦除状态不同的快速擦除状态。

公开(公告)号：CN109658967B

公开(公告)日：2023-08-29

申请号：CN201811189134.7

申请日：2018-10-12

申请人： 三星电子株式会社

发明人： 全秀昶 ,  朴相元 ,  沈烔敎 ,  郭东勋

IPC分类号： G11C16/30

摘要： 提供了一种具有存储器芯片的非易失性存储器设备。所述存储器芯片具有包括共享焊盘的多个存储器平面的存储器单元阵列，所述焊盘被配置为传送输入和输出信号。所述存储器芯片还具有控制电路，其被配置为：监视所述多个存储器平面的操作，以及基于监视的结果控制所述多个存储器平面中的至少一个的操作，使得所述多个存储器平面的峰值功率间隔是至少部分地分散的。

公开(公告)号：CN107025934B

公开(公告)日：2021-09-14

申请号：CN201610997565.0

申请日：2016-11-11

申请人： 三星电子株式会社

发明人： 郭东勋 ,  边大锡 ,  尹治元

IPC分类号： G11C16/04 ,  G11C16/08 ,  G11C16/26 ,  G11C16/10

摘要： 一种非易失性存储装置包括：具有第一平面和第二平面的存储单元阵列和通过第一串选择线连接至第一平面并且通过第二串选择线连接至第二平面的地址译码器。地址译码器将串选择信号和串未选择信号提供给第一串选择线和第二串选择线。第一译码器基于对应于第一平面和第二平面的不同串选择线地址而将串选择信号和串未选择信号提供给每个平面中的第一串选择线和第二串选择线。

公开(公告)号：CN105097028B

公开(公告)日：2021-07-23

申请号：CN201510239393.6

申请日：2015-05-12

申请人： 三星电子株式会社

发明人： 尹翔镛 ,  郭东勋 ,  朴起台 ,  崔明勋 ,  韩承澈

IPC分类号： G11C16/06

摘要： 公开了一种非易失性存储器件的读取方法和一种存储装置，该读取方法包括：根据第一读取电压从非易失性存储器件的被选择的存储区域读取数据；检测并纠正读取的数据的错误；以及当读取的数据的错误无法纠正时，确定用于读取被选择的存储区域的第二读取电压。根据读取的数据中包括的逻辑0或逻辑1的数量或者读取的数据中的逻辑1与逻辑0的比例来确定第二读取电压。

公开(公告)号：CN107093453B

公开(公告)日：2020-08-18

申请号：CN201710058923.6

申请日：2011-12-30

申请人： 三星电子株式会社

发明人： 张俊锡 ,  郭东勋

IPC分类号： G11C11/56 ,  G11C16/10 ,  G11C16/34

摘要： 公开了一种非易失性存储器件的编程方法，该非易失性存储器件包括耦合到字线的多个多电平单元，该方法包括：执行对所述多个多电平单元中的多比特数据的最低有效位LSB进行编程的LSB编程操作；以及执行对所述多个多电平单元中的多比特数据的最高有效位MSB进行编程的MSB编程操作，MSB编程操作包括MSB预编程操作和MSB主编程操作，MSB预编程操作对所述多个多电平单元当中的、待被编程到多个目标编程状态当中的最高目标编程状态的第一多电平单元进行MSB预编程，MSB主编程操作将所述多个多电平单元编程到与多比特数据相对应的所述多个目标编程状态。

公开(公告)号：CN111145814A

公开(公告)日：2020-05-12

申请号：CN201911075604.1

申请日：2019-11-06

申请人： 三星电子株式会社

发明人： 李瑟妃 ,  郭东勋 ,  朴钟哲

IPC分类号： G11C16/08 ,  G11C16/24 ,  G11C16/34

摘要： 提供了一种非易失性存储器装置和非易失性存储器系统。所述非易失性存储器装置包括：字线；位线；存储器单元阵列，其包括位于所述字线和所述位线之间的交叉区域处的第一存储器单元；字线电压产生电路，其被配置为产生编程电压，所述编程电压被提供给所述字线；行解码器电路，其被配置为从所述字线电压产生电路接收所述编程电压，并被配置为向所述字线提供所述编程电压；验证电路，其被配置为响应于验证对所述第一存储器单元的编程的成功或失败而产生验证信号；以及控制电路，其被配置为响应于所述验证信号将所述编程电压施加到所述第一存储器单元，并且被配置为响应于所述验证信号中断所述编程电压。

公开(公告)号：CN110021329A

公开(公告)日：2019-07-16

申请号：CN201811423583.3

申请日：2018-11-27

申请人： 三星电子株式会社

发明人： 南尚完 ,  郭东勋 ,  金完东 ,  尹治元

IPC分类号： G11C16/08 ,  G11C16/12 ,  G11C16/24

摘要： 本发明公开了存储器件，所述存储器件包括：存储单元阵列，所述存储单元阵列包括多条字线、在所述多条字线上方的第一串选择线，以及在所述第一串选择线与所述多条字线之间的第二串选择线；以及控制器。在读取连接到所述多条字线中的第一字线的第一存储单元的数据的操作期间，所述控制器向所述第一串选择线供应第一电压并向所述第二串选择线供应第二电压，其中所述第二电压大于所述第一电压。

公开(公告)号：CN103971739B

公开(公告)日：2019-07-16

申请号：CN201410045093.X

申请日：2014-02-07

申请人： 三星电子株式会社

发明人： 郭东勋 ,  朴起台

IPC分类号： G11C16/06 ,  G06F12/02

CPC分类号： G11C16/10 ,  G11C11/5628 ,  G11C16/22

摘要： 一种存储系统及其编程方法。存储系统包括：非易失性存储设备；以及存储控制器，被配置为控制所述非易失性存储设备，使得通过第一编程模式和第二编程模式中的一个对与所述非易失性存储设备的所选择的行相连接的存储单元进行编程。在所述第一编程模式，将数目与最大页数目相对应的多个逻辑页存储在所述存储单元；以及在所述第二编程模式，使用与在所述第一编程模式中使用的不同的偏置条件将数目小于所述最大页数目的一个或多个逻辑页存储在所述存储单元。