一种半导体器件及其制作方法

    公开(公告)号:CN115185038A

    公开(公告)日:2022-10-14

    申请号:CN202211099229.6

    申请日:2022-09-09

    Abstract: 本发明提供了一种半导体器件及其制作方法,所述方法包括:提供半导体衬底,所述半导体衬底包括支撑衬底、埋氧层以及光波导材料层;在光波导材料层上表面沉积硬掩模层;通过三次及以上的光刻刻蚀步骤,在硬掩模层上刻蚀出与目标光波导形貌一致的硬掩模图案,所述硬掩模图案具有预设的三个及以上的不同刻蚀深度;利用硬掩模图案为刻蚀掩模,通过一步刻蚀工艺刻蚀光波导材料层,形成多个光波导,所述多个光波导中具有预设的三个及以上的不同刻蚀深度。采用本发明的制作方法,由于只有一次针对待刻蚀层的刻蚀步骤,每个深度的半导体器件都通过同一刻蚀步骤形成,不会受到额外的等离子轰击而造成刻蚀损耗,极大地提高了器件的稳定性。

    EUV光掩模及其制造方法
    22.
    发明公开

    公开(公告)号:CN113359383A

    公开(公告)日:2021-09-07

    申请号:CN202110109572.3

    申请日:2021-01-26

    Inventor: 林云跃

    Abstract: 本公开涉及EUV光掩模及其制造方法。一种反射掩模包括:衬底、设置在衬底之上的反射多层、设置在反射多层之上的帽盖层、设置在帽盖层之上的中间层、设置在中间层之上的吸收体层、以及设置在吸收体层之上的覆盖层。吸收体层包括一层或多层Ir基材料、Pt基材料或Ru基材料。

    极紫外光微影(EUVL)反射型掩膜

    公开(公告)号:CN108693696B

    公开(公告)日:2021-08-27

    申请号:CN201810325025.7

    申请日:2018-04-12

    Abstract: 本发明涉及极紫外光微影(EUVL)反射型掩膜,其提供一种有埋藏吸收剂图案的反射型掩膜。该反射型掩膜可包括一低热膨胀材料(LTEM)衬底。可包括一对反射型堆叠,各反射型堆叠各自具有从该LTEM衬底延伸到一第一限度的一第一顶面。一填充堆叠在该对反射型堆叠之间,该填充堆叠具有从该LTEM衬底延伸到一第二限度的一第二顶面,该第二限度低于该对反射型堆叠的该第一限度。该对反射型堆叠中的每一者的一延伸部高于该填充堆叠藉此在该对反射型堆叠之间形成一凹井,该凹井具有被该填充堆叠的该第二顶面分离的实质垂直壁。衬里该凹井的一吸收剂层。

    掩模坯及光掩模
    24.
    发明公开

    公开(公告)号:CN112578629A

    公开(公告)日:2021-03-30

    申请号:CN202011031340.2

    申请日:2020-09-27

    Abstract: 本发明涉及一种掩模坯及光掩模,所述掩模坯具有成为光掩模的掩模层。所述掩模坯的反射率低且具有规定的光密度,能够使遮光层的蚀刻速率与防反射层的蚀刻速率接近,并且能够实现降低上檐及下摆的适当的剖面形状。所述掩模层具有:下部防反射层,层压于透明基板;遮光层,设置在比所述下部防反射层更远离所述透明基板的位置上;和上部防反射层,设置在比所述遮光层更远离所述透明基板的位置上。

    掩膜坯、掩膜坯的制造方法、光掩膜及光掩膜的制造方法

    公开(公告)号:CN112558408A

    公开(公告)日:2021-03-26

    申请号:CN202010933261.4

    申请日:2020-09-08

    Inventor: 诸沢成浩

    Abstract: 本发明涉及掩膜坯、掩膜坯的制造方法、光掩膜及光掩膜的制造方法。本发明的掩膜坯具有作为相移掩膜的层,该掩模坯具有:相移层,层叠于透明基板;防反射层,被设置在比所述相移层更远离所述透明基板的位置;以及密合层,被设置在比所述防反射层更远离所述透明基板的位置。所述相移层含有铬,所述防反射层含有硅化钼和氧,所述密合层含有铬和氧,在所述密合层中,以具有对光致抗蚀剂层能够形成图案的密合性来设定氧含有率。

    一种减少光刻胶中毒的方法

    公开(公告)号:CN106019816B

    公开(公告)日:2019-08-20

    申请号:CN201610323439.7

    申请日:2016-05-16

    Inventor: 甘志锋 毛智彪

    Abstract: 本发明公开了一种减少光刻胶中毒的方法,包括在晶圆基底上旋涂抗反射涂层材料,并采用高于标准烘焙温度的第一烘焙温度烘干,形成第一抗反射涂层;对涂布有第一抗反射涂层的晶圆基底进行浸润、清洗和干燥;在第一抗反射涂层上再次旋涂抗反射涂层材料,并采用等于标准烘焙温度的第二烘焙温度烘干,形成第二抗反射涂层;在第二抗反射涂层上形成光刻胶层,并通过掩膜版对光刻胶层进行曝光、显影,以及蚀刻形成所需的图案;可有效地减少光刻胶在形成图形过程中的中毒现象,提高产品良率,同时还可节省工艺成本。

    光掩模坯料及光掩模的制造方法、显示装置的制造方法

    公开(公告)号:CN109960105A

    公开(公告)日:2019-07-02

    申请号:CN201811515759.8

    申请日:2018-12-12

    Abstract: 本发明提供一种光掩模坯料,其满足如下的光学特性,即,在通过蚀刻制作光掩模时可得到高精度的掩模图案,并且,在使用光掩模制作显示装置时能够抑制显示不均匀。光掩模坯料在制作显示装置制造用光掩模时被使用,具有:透明基板,由对于曝光光实质上透明的材料构成;遮光膜,设置于透明基板上,由对于曝光光实质上不透明的材料构成,遮光膜从透明基板侧起具备第一反射抑制层、遮光层、第二反射抑制层,在将光掩模坯料的两面中的遮光膜侧的面作为表面、将透明基板侧的面作为背面时,在曝光波长为365nm~436nm的范围内,对于曝光光的表面反射率及背面反射率分别为10%以下,并且所述波长范围内的所述背面反射率的波长依赖性为5%以下。

    半导体结构的形成方法
    29.
    发明授权

    公开(公告)号:CN103631092B

    公开(公告)日:2017-05-31

    申请号:CN201210312959.X

    申请日:2012-08-29

    Inventor: 郝静安 胡华勇

    Abstract: 一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底表面具有器件层;在所述器件层表面形成抗反射薄膜,所述抗反射薄膜含有氟化聚合物;对所述抗反射薄膜进行热退火,使所述抗反射薄膜形成位于所述器件层表面的第一抗反射层、以及位于所述第一抗反射层表面的阻挡层;在热退火后,在所述阻挡层表面形成光刻胶层,所述光刻胶层定义出需要刻蚀的位置。半导体结构的形成方法能够减少光刻胶层的污染,提高光刻胶层的图形精度。

Patent Agency Ranking