-
公开(公告)号:CN104377302A
公开(公告)日:2015-02-25
申请号:CN201410313597.5
申请日:2014-07-02
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L45/00
CPC分类号: H01L45/1253 , H01L45/08 , H01L45/1226 , H01L45/146 , H01L45/16
摘要: 一种制造件包括:具有上表面和侧面的第一电极、位于第一电极上方的电阻可变膜和位于电阻可变膜上方的第二电极。电阻可变膜沿着第一电极的上表面和侧面延伸。第二电极具有侧面。第一电极的侧面的一部分和第二电极的侧面的一部分将电阻可变膜的一部分夹在中间。本发明提供具有电阻可变膜的存储单元及其制造方法。
-
公开(公告)号:CN102231424B
公开(公告)日:2014-04-30
申请号:CN201110172963.6
申请日:2011-06-24
申请人: 清华大学 , 鸿富锦精密工业(深圳)有限公司
CPC分类号: H01L45/1226 , H01L27/2463 , H01L45/06 , H01L45/12 , H01L45/1206 , H01L45/1286 , H01L45/144
摘要: 本发明提供一种相变存储单元,所述相变存储单元包括:一数据写入电路,该数据写入电路包括依次串联的一第一电极、至少一碳纳米管层以及一第二电极,用于相变存储单元工作过程中的数据写入;一数据读取电路,该数据读取电路包括依次串联的一第三电极、至少一相变层以及一第四电极,用于相变存储单元工作过程中的数据读取,其中,所述至少一相变层与所述至少一碳纳米管层至少部分层叠设置。本发明进一步提供一种具有所述相变存储单元的相变存储器。
-
公开(公告)号:CN103682093A
公开(公告)日:2014-03-26
申请号:CN201310418402.9
申请日:2013-09-13
申请人: 财团法人工业技术研究院
CPC分类号: G11C13/0007 , G11C2213/15 , G11C2213/56 , H01L27/2436 , H01L27/249 , H01L45/08 , H01L45/1226 , H01L45/1233 , H01L45/146
摘要: 本发明公开一种具有可变电阻层的电阻式存储单元、电阻式存储阵列及其制作方法。可变电阻层包括至少一主要电阻层以及至少一辅助电阻层。主要电阻层以及辅助电阻层一起形成封闭的离子交换系统,被交换的离子于主要电阻层及辅助电阻层的每一者中具有等同的移动性,且主要电阻层的最大电阻值高于辅助电阻层的最大电阻值。
-
公开(公告)号:CN103378290A
公开(公告)日:2013-10-30
申请号:CN201310094941.1
申请日:2013-03-22
申请人: 爱思开海力士有限公司
CPC分类号: H01L45/16 , H01L27/224 , H01L27/2409 , H01L27/249 , H01L43/08 , H01L45/06 , H01L45/08 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147
摘要: 本发明公开了一种可变电阻存储器件及其制造方法。可变电阻存储器件包括:从衬底垂直地伸出的垂直电极;沿着垂直电极层叠的第一水平电极;沿着垂直电极层叠的第二水平电极;插入在垂直电极与第一和第二水平电极之间的可变电阻层,其中所述第一和第二水平电极布置在彼此交叉的方向上。
-
公开(公告)号:CN102971799A
公开(公告)日:2013-03-13
申请号:CN201180028685.5
申请日:2011-06-07
申请人: 桑迪士克3D有限责任公司
CPC分类号: G11C16/10 , G11C13/003 , G11C2213/71 , H01L27/2409 , H01L27/249 , H01L45/06 , H01L45/065 , H01L45/08 , H01L45/085 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/149
摘要: 跨过位于半导体基板以上不同距离处的多层平面形成存储器元件的三维阵列。响应于跨过存储器元件而施加的电压差,存储器元件可逆地改变电导的水平。该三维阵列包括从基板穿过多层平面的柱线(330)的二维阵列,这些柱线的二维阵列与每个平面上的字线(340)的阵列一起用于访问存储器元件。在与基板平行的取向上同时形成该多层的存储器元件(342,344),由此降低工艺成本。在另一方面,二极管(332)与每个存储器元件(342,344)串联地形成以降低电流泄漏。二极管(332)被并入担当位线的柱线(330)内而不占据另外的空间。
-
公开(公告)号:CN102881708A
公开(公告)日:2013-01-16
申请号:CN201110443623.2
申请日:2011-12-27
申请人: 海力士半导体有限公司
CPC分类号: H01L45/1675 , G11C13/0004 , G11C2013/008 , G11C2213/71 , H01L27/2409 , H01L27/249 , H01L45/06 , H01L45/1226 , H01L45/1246 , H01L45/126 , H01L45/144
摘要: 提供了一种半导体集成电路器件及其制造方法和驱动方法。所述器件包括:半导体衬底;从半导体衬底的表面延伸的上电极;沿着与半导体衬底的表面平行的方向从上电极的两个侧壁延伸的多个开关结构;以及设置在所述多个开关结构与上电极之间的相变材料层。
-
公开(公告)号:CN102859690A
公开(公告)日:2013-01-02
申请号:CN201180010408.1
申请日:2011-02-23
申请人: 松下电器产业株式会社
IPC分类号: H01L27/105 , G11C13/00 , H01L45/00
CPC分类号: H01L45/1226 , G11C13/0002 , G11C2213/77 , H01L27/2436 , H01L27/249 , H01L45/08 , H01L45/146 , H01L45/1633
摘要: 工艺较简单、能够制造具有稳定的存储性能的非易失性存储装置的制造方法包括:在基板(11)上交替地层叠含有过渡金属的多个导电层(13)和由绝缘材料构成的多个层间绝缘膜(17)而形成层叠构造体的工序;形成将上述层叠构造体贯通且使导电层(13)的一部分露出的接触孔的工序;将导电层(13)的露出在上述接触孔中的部分氧化、形成电阻值基于施加的电信号可逆地变化的电阻变化层(14)的工序;以及在上述接触孔中埋入导电材料、在上述接触孔中形成与电阻变化层(14)连接的柱状电极(12)的工序。
-
公开(公告)号:CN101228588B
公开(公告)日:2012-12-05
申请号:CN200680017036.4
申请日:2006-05-18
IPC分类号: G11C16/02
CPC分类号: H01L45/06 , G11C13/0004 , H01L45/1226 , H01L45/144 , H01L45/165 , H01L45/1675
摘要: 提出了一种相变材料存储器单元。所述单元包括至少一个已构图的相变材料层,并且其特征在于该已构图的层包括具有不同电阻率的至少两个区域。如果相变材料的电阻率在具有有限尺寸的良好限制区域中(“热点”)比该区域外部的高,那么对于电极之间流过的给定的电流,与其中电阻率较低的相变材料区域相比,在该区域内部将有利地产生更多焦耳热。
-
公开(公告)号:CN102686770A
公开(公告)日:2012-09-19
申请号:CN201080050550.4
申请日:2010-11-10
申请人: 国际商业机器公司
IPC分类号: C23C16/00
CPC分类号: G11C13/0004 , G11C7/04 , G11C13/0069 , H01L45/06 , H01L45/1226 , H01L45/1233 , H01L45/144 , H01L45/1675
摘要: 一种相变存储器单元,包括:底部电极;顶部电极,与底部电极分开;以及生长主导型相变材料,沉积于底部电极和顶部电极之间并且接触底部电极和顶部电极并且在其侧壁处由绝缘材料包围。重置状态的相变存储器单元仅包括在相变存储器单元的有效体积内的生长主导型相变材料的非晶相。
-
公开(公告)号:CN102543877A
公开(公告)日:2012-07-04
申请号:CN201010611894.X
申请日:2010-12-29
申请人: 中国科学院微电子研究所
IPC分类号: H01L21/8239 , H01L21/768 , H01L45/00
CPC分类号: H01L45/00 , H01L27/0688 , H01L27/101 , H01L27/2436 , H01L27/2454 , H01L27/249 , H01L45/04 , H01L45/06 , H01L45/1206 , H01L45/1226 , H01L45/14 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/16
摘要: 制备三维半导体存储器件的方法。本发明提出的将整个存储阵列转变为多个子存储阵列,改变多层阻变单元结构在下电极通孔刻蚀时候的一次刻蚀方式为各个子存储阵列的各自通孔刻蚀方式,通过通孔金属材料回填达到各个子存储阵列的相互连接。这种方案将明显降低在高密度集成过程中刻蚀工艺的工艺复杂性和难度,能够扩展整个存储阵列的阻变单元的集成层数。
-
-
-
-
-
-
-
-
-