-
公开(公告)号:CN107017245B
公开(公告)日:2020-08-04
申请号:CN201610921693.7
申请日:2016-10-21
申请人: 爱思开海力士有限公司
IPC分类号: H01L27/02 , H01L27/105 , G11C5/02
摘要: 提供包括半导体存储器的电子设备。半导体存储器包括:区块区域,其每个存储单元包括第二晶体管和存储元件;第一开关区域,在区块区域一侧且包括第一晶体管;第二开关区域,在区块区域另一侧且包括第三晶体管。第二晶体管包括:第二有源区,沿第三方向延伸,第二有源区沿第二方向和第三方向布置成行;第二栅结构,沿第一方向延伸与第二有源区交叉,第二有源区通过一对第二栅结构分成第一侧部分、中间部分和第二侧部分,第一侧部分、第二侧部分和中间部分交替重复布置在第一方向上,第一晶体管包括与第二有源区和第二栅结构相同方式布置的第一有源区和第一栅结构,第三晶体管包括与第二有源区和第二栅结构相同方式布置的第三有源区和第三栅结构。
-
公开(公告)号:CN103325806A
公开(公告)日:2013-09-25
申请号:CN201210532366.4
申请日:2012-12-11
申请人: 爱思开海力士有限公司
CPC分类号: H01L45/04 , H01L27/249 , H01L45/06 , H01L45/08 , H01L45/085 , H01L45/1226 , H01L45/144 , H01L45/145 , H01L45/146 , H01L45/147
摘要: 本发明公开了一种可变电阻存储器件及其制造方法,所述可变电阻存储器件包括:有源区,所述有源区在半导体衬底中由隔离层限定;半导体衬底中的沟槽,所述沟槽沿与有源区相交叉的方向延伸;结区,所述结区形成在位于沟槽两侧的有源区中;以及可变电阻图案,所述可变电阻图案插入在字线与结区之间。
-
公开(公告)号:CN107393586A
公开(公告)日:2017-11-24
申请号:CN201710015158.X
申请日:2017-01-10
申请人: 爱思开海力士有限公司
CPC分类号: G11C13/0004 , G06F12/084 , G06F2212/2024 , G06F2212/60 , G11C11/1655 , G11C11/1673 , G11C13/0026 , G11C13/004 , G11C13/0069 , G11C2213/79 , G11C2213/82 , Y02D10/13 , G11C7/1006 , G11C2013/0045
摘要: 一种电子设备可以包括半导体存储器。半导体存储器可以包括:全局线对,所述全局线对包括全局位线和全局源极线;多个单元矩阵,所述多个单元矩阵耦接在所述全局位线和所述全局源极线之间,每个单元矩阵包括多个局部线对和耦接到所述多个局部线对的多个储存单元,其中每个储存单元可操作以储存数据并耦接在对应的局部线对的局部线之间;以及多个隔离开关对,所述多个隔离开关对将所述多个单元矩阵耦接到所述全局线对的全局位线和全局源极线,每个单元矩阵一个隔离开关对。
-
公开(公告)号:CN107017245A
公开(公告)日:2017-08-04
申请号:CN201610921693.7
申请日:2016-10-21
申请人: 爱思开海力士有限公司
IPC分类号: H01L27/02 , H01L27/105 , G11C5/02
摘要: 提供包括半导体存储器的电子设备。半导体存储器包括:区块区域,其每个存储单元包括第二晶体管和存储元件;第一开关区域,在区块区域一侧且包括第一晶体管;第二开关区域,在区块区域另一侧且包括第三晶体管。第二晶体管包括:第二有源区,沿第三方向延伸,第二有源区沿第二方向和第三方向布置成行;第二栅结构,沿第一方向延伸与第二有源区交叉,第二有源区通过一对第二栅结构分成第一侧部分、中间部分和第二侧部分,第一侧部分、第二侧部分和中间部分交替重复布置在第一方向上,第一晶体管包括与第二有源区和第二栅结构相同方式布置的第一有源区和第一栅结构,第三晶体管包括与第二有源区和第二栅结构相同方式布置的第三有源区和第三栅结构。
-
公开(公告)号:CN107393586B
公开(公告)日:2021-02-19
申请号:CN201710015158.X
申请日:2017-01-10
申请人: 爱思开海力士有限公司
摘要: 一种电子设备可以包括半导体存储器。半导体存储器可以包括:全局线对,所述全局线对包括全局位线和全局源极线;多个单元矩阵,所述多个单元矩阵耦接在所述全局位线和所述全局源极线之间,每个单元矩阵包括多个局部线对和耦接到所述多个局部线对的多个储存单元,其中每个储存单元可操作以储存数据并耦接在对应的局部线对的局部线之间;以及多个隔离开关对,所述多个隔离开关对将所述多个单元矩阵耦接到所述全局线对的全局位线和全局源极线,每个单元矩阵一个隔离开关对。
-
公开(公告)号:CN103378290A
公开(公告)日:2013-10-30
申请号:CN201310094941.1
申请日:2013-03-22
申请人: 爱思开海力士有限公司
CPC分类号: H01L45/16 , H01L27/224 , H01L27/2409 , H01L27/249 , H01L43/08 , H01L45/06 , H01L45/08 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147
摘要: 本发明公开了一种可变电阻存储器件及其制造方法。可变电阻存储器件包括:从衬底垂直地伸出的垂直电极;沿着垂直电极层叠的第一水平电极;沿着垂直电极层叠的第二水平电极;插入在垂直电极与第一和第二水平电极之间的可变电阻层,其中所述第一和第二水平电极布置在彼此交叉的方向上。
-
公开(公告)号:CN103325806B
公开(公告)日:2017-05-03
申请号:CN201210532366.4
申请日:2012-12-11
申请人: 爱思开海力士有限公司
CPC分类号: H01L45/04 , H01L27/249 , H01L45/06 , H01L45/08 , H01L45/085 , H01L45/1226 , H01L45/144 , H01L45/145 , H01L45/146 , H01L45/147
摘要: 本发明公开了一种可变电阻存储器件及其制造方法,所述可变电阻存储器件包括:有源区,所述有源区在半导体衬底中由隔离层限定;半导体衬底中的沟槽,所述沟槽沿与有源区相交叉的方向延伸;结区,所述结区形成在位于沟槽两侧的有源区中;以及可变电阻图案,所述可变电阻图案插入在字线与结区之间。
-
-
-
-
-
-