公开(公告)号：CN107275396B

公开(公告)日：2020-02-07

申请号：CN201710667268.4

申请日：2017-08-07

申请人： 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

发明人： 肖婷 ,  何昌 ,  史波

IPC分类号： H01L29/739 ,  H01L21/331

摘要： 本发明公开了一种沟槽栅IGBT及其制作方法，在沟槽栅IGBT的第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。此外，本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距，因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度，保证沟槽栅IGBT的饱和电流密度较高。

公开(公告)号：CN113140456B

公开(公告)日：2024-09-06

申请号：CN202010060417.2

申请日：2020-01-19

申请人： 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

发明人： 刘勇强 ,  曾丹 ,  江伟 ,  敖利波 ,  史波

IPC分类号： H01L21/3205 ,  H01L21/321 ,  H01L29/739

摘要： 涉及半导体技术领域，本申请提供一种功率半导体芯片及其制备方法，所述一种功率半导体芯片制备方法，包括：在半导体基材正面形成第一金属层，在所述第一金属层上形成金属连接层，回刻平坦化处理所述金属连接层，在所述金属连接层上形成第二金属层，对得到的所述半导体正面金属做金属合金成型处理，本申请还包括所述功率半导体芯片制备方法制备的半导体芯片。相较于现有技术，本申请的技术方案可改善现有技术中半导体器件或芯片正面金属层凹凸不平导致与引线连接时的正面金属层脱落现象，同时改进传统和结构中半导体器件或芯片正面金属层凹凸不平导致性差异，进而提高半导体整体性能的可靠性。

公开(公告)号：CN107706237B

公开(公告)日：2024-03-29

申请号：CN201711046452.3

申请日：2017-10-31

申请人： 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

发明人： 史波

IPC分类号： H01L29/739 ,  H01L21/331 ,  H01L29/423

摘要： 本发明公开了一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备，以改善绝缘栅双极型晶体管器件的综合性能，提高其的适用性。绝缘栅双极型晶体管器件包括栅极结构，所述栅极结构包括多个平面栅单元和多个沟槽栅单元，其中：所述多个平面栅单元位于同一层面，所述多个沟槽栅单元位于所述多个平面栅单元的一侧，且与所述多个平面栅单元所在的层面相交，每个所述平面栅单元与至少两个相邻的所述沟槽栅单元连接。

公开(公告)号：CN113053847B

公开(公告)日：2023-06-20

申请号：CN201911363520.8

申请日：2019-12-26

申请人： 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

发明人： 吴佳蒙 ,  史波 ,  肖婷

IPC分类号： H01L23/495 ,  H01L25/16

摘要： 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括：三维引线框架(100)，具有中空内腔(A)，所述中空内腔(A)包括多个安装平面(110)，所述多个安装平面(110)中的至少两个的外法线的方向不同；多个芯片(200)，分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上；和塑封料(300)，至少部分地包封在所述三维引线框架(100)的外部；其中，所述三维引线框架(100)具有多个管脚(130)，与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积，增加空间利用率。

公开(公告)号：CN113035773B

公开(公告)日：2023-04-07

申请号：CN201911373510.2

申请日：2019-12-25

申请人： 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

发明人： 王文兵 ,  史波 ,  肖婷

IPC分类号： H01L21/768 ,  H01L21/67 ,  H01L23/528 ,  H01L23/532

摘要： 本发明实施例涉及一种芯片封装方法、刻蚀设备及芯片，所述方法包括：对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um～108um；在完成刻蚀后的所述第一金属层表面上设置第二金属层，在对第一金属层进行刻蚀的过程中，控制第一金属层表面的粗糙度达到粗糙度阈值，该粗糙度达到粗糙度阈值时可以使第一金属层与第二金属层(第二金属层为AL层，且金属AL的流动性不强)的结合力达到最优，避免在芯片封装过程中因两金属层之间结合力欠佳造成的芯片报废，提升芯片的成品率。

公开(公告)号：CN112992835B

公开(公告)日：2022-08-30

申请号：CN201911301083.7

申请日：2019-12-17

申请人： 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

发明人： 赵健康 ,  史波 ,  廖童佳

IPC分类号： H01L23/49 ,  H01L21/48

摘要： 本发明涉及一种半导体装置及其制备方法。其中，半导体装置包括半导体组件，半导体组件包括：芯片，包括相对设置的第一侧面和第二侧面，第一侧面设有至少一个电极区和非电极区，至少一个电极区的每个电极区内设有电极；至少一个电极区包括第一电极区；胶膜层，设于非电极区；第一电连接件，包括第一接合部，第一接合部与胶膜层粘接，第一电连接件、第一电极区，以及第一电极区周围的胶膜层共同形成空腔，第一电连接件与空腔相对应的位置设有通孔；以及导电结合件，设于空腔以及通孔内，且将第一电连接件与芯片接合。本发明可缓解导电结合材料的四溢以及空洞或气泡的产生，使芯片与第一电连接件之间的接合更紧密，提高可靠性。

公开(公告)号：CN114334645A

公开(公告)日：2022-04-12

申请号：CN202011037492.3

申请日：2020-09-28

申请人： 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

发明人： 葛孝昊 ,  曾丹 ,  史波 ,  赵浩宇

IPC分类号： H01L21/329 ,  H01L21/265 ,  H01L21/261

摘要： 本发明公开了一种快速恢复二极管的制备方法，该方法将离子注入工艺与中子嬗变工艺相结合用于制备快速恢复二极管，在保证快速恢复二极管性能的前提下，大大简化了快速恢复二极管的制备工艺，降低了制备周期。其中，快速恢复二极管的制备方法包括：在N‑型衬底上表面制备快速恢复二极管FRD的正面结构；通过离子注入工艺分别从N‑型衬底的背面注入氢离子和磷离子以及通过中子嬗变工艺从N‑型衬底的背面注入中子，并通过预设温度对N‑型衬底进行退火激活处理，以形成与N‑型衬底导电类型相同的多层场截止层，氢离子位于第一场截止层，中子位于第二场截止层，磷离子位于第三场截止层；在N‑型衬底的下表面制备FRD的阴极区域。

公开(公告)号：CN114122150A

公开(公告)日：2022-03-01

申请号：CN202010864533.X

申请日：2020-08-25

申请人： 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

发明人： 陈道坤 ,  林苡任 ,  史波 ,  曾丹

IPC分类号： H01L29/861 ,  H01L29/06 ,  H01L29/16 ,  H01L21/328

摘要： 涉及碳化硅二极管的制备技术领域，本申请公开一种碳化硅功率二极管的制备方法及其应用。制备方法包括步骤：在衬底上形成碳化硅外延层；在碳化硅外延层上形成第一掩膜层，在第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口，第一窗口位于有源区，第二窗口位于终端区，第二窗口宽度大于第一窗口宽度；第一离子注入，对应第一窗口以及第二窗口处分别形成第一P+区以及第二P+区；第一掩膜层受热变形后形成第二掩膜层，第二掩膜层能够封闭多个第一窗口。与现有技术相比，本申请中第一掩膜层受热形变后形成第二掩膜层，在形成第二掩膜层的同时封闭第一窗口而第二窗口未完全封闭，进而减少刻蚀或掩膜的沉积等工艺步骤，工艺简单、节约制造成本。

公开(公告)号：CN113644114A

公开(公告)日：2021-11-12

申请号：CN202110845637.0

申请日：2021-07-26

申请人： 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

发明人： 葛孝昊 ,  肖婷 ,  林苡任 ,  史波

IPC分类号： H01L29/06 ,  H01L29/739 ,  H01L21/331

摘要： 本申请涉及芯片制备的技术领域，本申请公开一种芯片、芯片制备方法及电子器件。其中芯片，包括衬底层、埋氧层以及N型漂移层，N型漂移层包括接近于所述衬底层的第一侧以及远离所述衬底层的第二侧，所述第二侧形成有第一阳极区以及第二阳极区，在第一阳极区以及第二阳极区之间形成有介电区，所述介电区包括密集分布的形成于所述N型漂移层的点缺陷。与现有技术相比，通过在介电区内形成点缺陷提高介电区内的电阻，进而抑制第一阳极区与第二阳极区之间电子的移动，进而减弱芯片的电压折回现象，提高芯片整体的稳定性。

公开(公告)号：CN113451397A

公开(公告)日：2021-09-28

申请号：CN202010212618.X

申请日：2020-03-24

申请人： 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

发明人： 赵浩宇 ,  曾丹 ,  敖利波 ,  史波

IPC分类号： H01L29/739 ,  H01L21/331

摘要： 本发明提出了一种RC‑IGBT器件制备方法，包括以下步骤：提供具备正面元胞结构的RC‑IGBT硅基，并将RC‑IGBT硅基的背面减薄至所需厚度；对上述减薄后的RC‑IGBT硅基背面生长SiC层，并注入P型杂质离子形成P型掺杂区域；向上述RC‑IGBT硅基背面注入N型杂质离子形成N型掺杂区域；将上述RC‑IGBT硅基背面金属化，以得到与P型掺杂区域、N型掺杂区域欧姆接触的集电极金属。本发明还提供了该方法制备的RC‑IGBT器件，本发明中将器件背面替换成碳化硅并掺杂P型杂质离子形成P型掺杂区域，首先N型掺杂区域扩散程度比较好，其次抑制了载流子在N型掺杂区域中的流动从而控制其寿命，达到消除电压回折的现象，优化了其反向回复特性。