-
公开(公告)号：CN114388385B
公开(公告)日：2025-01-28
申请号：CN202011120582.9
申请日：2020-10-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。
-
公开(公告)号：CN114388385A
公开(公告)日：2022-04-22
申请号：CN202011120582.9
申请日：2020-10-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。
-
公开(公告)号：CN113740693A
公开(公告)日：2021-12-03
申请号：CN202110988238.X
申请日：2021-08-26
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明公开了一种器件性能测试方法、装置、存储介质和电子设备。该方法包括：获取目标器件在第一电压下的第一漏电值和在第二电压下的第二漏电值；和/或获取目标器件在第一电流下的第一耐压值和在第二电流下的第二耐压值；在第一漏电值与第二漏电值的差的绝对值大于第一阈值或者第一耐压值与第二耐压值的差的绝对值大于第二阈值的情况下，确定目标器件为不合格器件。本发明解决了器件性能测试效率低的技术问题。
-
公开(公告)号：CN113053847B
公开(公告)日：2023-06-20
申请号：CN201911363520.8
申请日：2019-12-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/495 , H01L25/16
Abstract: 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括：三维引线框架(100)，具有中空内腔(A)，所述中空内腔(A)包括多个安装平面(110)，所述多个安装平面(110)中的至少两个的外法线的方向不同；多个芯片(200)，分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上；和塑封料(300)，至少部分地包封在所述三维引线框架(100)的外部；其中，所述三维引线框架(100)具有多个管脚(130)，与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积，增加空间利用率。
-
公开(公告)号：CN116203371A
公开(公告)日：2023-06-02
申请号：CN202310036588.5
申请日：2023-01-10
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Inventor： 吴佳蒙
Abstract: 本申请实施例提供了一种功率器件的筛选方法、装置、电子设备及存储介质，包括：通过获取功率器件在晶圆封装后通过静态电流进行检测的测试结果，基于测试结果确定功率器件满足预设质量要求时，根据生产质量需求调整静态电流，基于调整后的静态电流对功率器件进行检测，以筛选得到目标功率器件，以降低产品质量风险和提高器件普遍的使用寿命，准确定位功率器件异常原因。
-
Patent Agency Ranking
公开(公告)号：CN115132596A
公开(公告)日：2022-09-30
申请号：CN202210781089.4
申请日：2022-07-04
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本申请提供了一种芯片的封装方法和封装结构。该方法包括：提供基底，基底包括衬底、芯片结构以及金属层，其中，芯片结构位于衬底第一表面上，金属层位于衬底的第二表面上，第一表面与第二表面相对；在金属层远离衬底的表面上形成第一导电胶层，得到目标晶圆；对目标晶圆进行切割以及封装。该方法通过在衬底第二表面的金属层上形成第一导电胶层，可以增加目标晶圆的厚度，减小金属层的应力，因此，降低晶圆因太薄切割裂片的风险以及运输时容易碎片的风险，进而解决了现有技术中晶圆切割和运输过程中容易出现裂片或碎片的问题。
-
公开(公告)号：CN113053847A
公开(公告)日：2021-06-29
申请号：CN201911363520.8
申请日：2019-12-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/495 , H01L25/16
Abstract: 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括：三维引线框架(100)，具有中空内腔(A)，所述中空内腔(A)包括多个安装平面(110)，所述多个安装平面(110)中的至少两个的外法线的方向不同；多个芯片(200)，分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上；和塑封料(300)，至少部分地包封在所述三维引线框架(100)的外部；其中，所述三维引线框架(100)具有多个管脚(130)，与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积，增加空间利用率。
-
公开(公告)号：CN113764293A
公开(公告)日：2021-12-07
申请号：CN202110989720.5
申请日：2021-08-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明公开了一种晶圆上芯方法、装置、存储介质和电子设备。该方法包括：获取到待上芯的目标晶圆和目标晶圆的晶圆图，其中，晶圆图包括有目标晶圆中的芯片的标志；根据晶圆图中的特殊芯片标志和/或边缘芯片标志将目标晶圆和晶圆图对齐；在对齐目标晶圆和晶圆图后，根据晶圆图中的良品芯片标志封装目标晶圆中的良品芯片。本发明解决了晶圆上芯准确度低的技术问题。
-
公开(公告)号：CN113690195A
公开(公告)日：2021-11-23
申请号：CN202111088688.X
申请日：2021-09-16
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/13 , H01L21/48 , H01L23/367
Abstract: 本申请涉及电力电子技术领域，具体而言，提供了一种封装框架、封装结构及封装框架的制备方法，该所述框架包括相对设置的第一表面和第二表面，第一表面上设置有安装部，安装部的第三表面与待安装件连接，第一表面和第三表面之间存在第一方向上的间距，且安装部边缘与待安装件的周侧具有第二方向的间距。本发明提供了一种通过第一表面和第三表面之间在第一方向上间距的设置，限制焊料的位置，将待安装件安装于第三表面时多余的焊料会朝向远离待安装件的侧边运动，通过安装部边缘与待安装件的周侧具有第二方向的间距，使得待安装件安装后其周侧不会与其他部件相接触，改善了在框架上安装待安装件时发生的爬胶和溢胶的现象，提高器件封装良率。
-
公开(公告)号：CN115621205A
公开(公告)日：2023-01-17
申请号：CN202211311401.X
申请日：2022-10-25
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/04 , H01L23/31 , H01L23/367 , H01L21/56
Abstract: 本发明提供了一种半导体封装结构及半导体封装方法，半导体封装结构包括：封装壳，封装壳具有容纳腔和与容纳腔连通的散热口；框架部，框架部的一部分设置在容纳腔内，框架部的另一部分凸出于封装壳外；芯片结构，芯片结构位于在容纳腔内，芯片结构设置在框架部上；导热部，导热部的至少一部分穿设在散热口内并和框架部接触，导热部用于将芯片结构产生的热量导出。采用该方案，通过在封装壳上设置散热口，保证注塑的可靠性，进一步地，通过穿设在散热口内的导热部实现对容纳腔内芯片结构产生的热量的传递，使得容纳腔内的热量能够通过导热部从容纳腔内传出，保证半导体封装结构的散热效果和散热的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.037 seconds)
