公开(公告)号：CN102544088B

公开(公告)日：2016-02-17

申请号：CN201110342602.1

申请日：2011-10-28

Applicant: 富士通株式会社

Inventor： 牧山刚三 ,  吉川俊英

IPC: H01L29/778 ,  H01L29/51 ,  H01L21/335 ,  H01L21/285

CPC classification number: H01L21/28264 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7787

Abstract: 公开了一种化合物半导体器件及其制造方法，其中该器件设置有：化合物半导体层；以及栅电极，经栅极绝缘膜而形成在该化合物半导体层上；其中，该栅极绝缘膜是包含SixNy作为绝缘材料的一种膜；该SixNy满足0.638≤x/y≤0.863，并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。采用本发明的器件及方法，制造出了高度可靠的化合物半导体器件，其中，栅极绝缘膜中的电荷陷阱显著减少，并且电特性的改变受到抑制。

公开(公告)号：CN104112772A

公开(公告)日：2014-10-22

申请号：CN201410116734.6

申请日：2014-03-26

Applicant: 富士通株式会社

Inventor： 牧山刚三

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L23/291 ,  H01L23/3192 ,  H01L24/73 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/432 ,  H01L29/518 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种化合物半导体器件及其制造方法。该化合物半导体器件的实施方案包括：衬底；在衬底之上的氮化物的化合物半导体堆叠结构；覆盖化合物半导体堆叠结构的钝化膜；在化合物半导体堆叠结构上方的水平处的栅电极、源电极和漏电极；以及含Si-C键并且包含源电极与漏电极之间的部分的含Si-C键的膜。该部分与化合物半导体堆叠结构的上表面的至少一部分或者钝化膜的上表面的至少一部分接触。本发明还涉及包括所述化合物半导体器件的一种电源设备和一种放大器。

公开(公告)号：CN104112672A

公开(公告)日：2014-10-22

申请号：CN201410132262.3

申请日：2014-04-02

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  冈本直哉 ,  牧山刚三 ,  多木俊裕

IPC: H01L21/441 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L21/283 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76879 ,  H01L23/315 ,  H01L23/5222 ,  H01L23/53295 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/408 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H02M5/458 ,  H03F3/19 ,  H01L2924/00

Abstract: 一种半导体设备，包括：第一电极；第二电极；由多孔绝缘材料制成并且形成在第一电极和第二电极之上的层间绝缘膜；以及分别电连接到第一电极和第二电极的连接部，其中在层间绝缘膜与第一电极的表面、第二电极的表面以及连接部的部分表面之间形成空腔。

公开(公告)号：CN103545362A

公开(公告)日：2014-01-29

申请号：CN201310284714.5

申请日：2013-07-08

Applicant: 富士通株式会社

Inventor： 牧山刚三 ,  冈本直哉 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L21/28581 ,  H01L21/28264 ,  H01L21/28537 ,  H01L21/76879 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/42372 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787 ,  H02M3/335 ,  H02M3/33592 ,  Y02B70/1475

Abstract: 公开了一种化合物半导体器件及其制造方法，所述化合物半导体器件包括：化合物半导体层；保护绝缘膜，其覆盖化合物半导体层的顶部；以及栅电极，其在保护绝缘膜上形成，其中保护绝缘膜具有第一沟道和与第一沟道并列形成的第二沟道，并且其中在化合物半导体层上残存了仅具有一定预定厚度的保护绝缘膜，以及其中栅电极填充进第一沟道并且栅电极的一端离开第一沟道并且至少定位在第二沟道中。

公开(公告)号：CN103035683A

公开(公告)日：2013-04-10

申请号：CN201210320857.2

申请日：2012-08-31

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  冈本直哉 ,  美浓浦优一 ,  牧山刚三 ,  尾崎史朗

IPC: H01L29/423 ,  H01L29/778 ,  H01L21/28 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及化合物半导体器件及其制造方法。一种HEMT(高电子迁移率晶体管)具有：化合物半导体层、具有开口并且覆盖化合物半导体层的上侧的保护膜以及填充开口并且具有骑在化合物半导体层上的形状的栅电极，其中保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构，并且，开口包括形成在下绝缘膜中的第一开口和形成在上绝缘膜中且比第一开口宽的第二开口，第一开口与第二开口彼此连通。

公开(公告)号：CN103035522A

公开(公告)日：2013-04-10

申请号：CN201210270691.8

申请日：2012-07-31

Applicant: 富士通株式会社

Inventor： 美浓浦优一 ,  冈本直哉 ,  吉川俊英 ,  牧山刚三 ,  多木俊裕

IPC: H01L21/335 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/66212 ,  H01L29/7787 ,  H01L29/872 ,  H02M1/4225 ,  H02M3/33569 ,  H02M2001/007 ,  Y02B70/126

Abstract: 在化合物半导体层叠结构上形成钝化膜，通过干蚀刻来使钝化膜的电极形成预定位置变薄，通过湿蚀刻来穿透钝化膜的变薄部分以形成开口，并且在钝化膜上形成栅电极，使得电极材料嵌入该开口。

公开(公告)号：CN103022122A

公开(公告)日：2013-04-03

申请号：CN201210353262.7

申请日：2012-09-20

Applicant: 富士通株式会社

Inventor： 牧山刚三 ,  吉川俊英

IPC: H01L29/778 ,  H01L29/51 ,  H01L21/335 ,  H01L21/28 ,  H02M5/10 ,  H03F3/189

CPC classification number: H01L29/66462 ,  H01L21/28581 ,  H01L21/28593 ,  H01L29/2003 ,  H01L29/7787 ,  H02M1/4225 ,  H02M3/33592 ,  Y02B70/126 ,  Y02B70/1475

Abstract: 本发明涉及化合物半导体器件及其制造方法。公开一种化合物半导体器件，其中为均质的并且由单一材料(在这种情况下，SiN)构成并且因此具有均匀的介电常数的第一保护膜连续地覆盖化合物半导体层；作为由氧化物构成的第二保护膜的含氧保护部形成为覆盖形成于第一保护膜中的开口的一个边缘部分；以及栅电极形成为填充开口并且形成为其中包含第二保护膜。

公开(公告)号：CN1679173A

公开(公告)日：2005-10-05

申请号：CN03819984.X

申请日：2003-08-04

Applicant: 富士通株式会社

Inventor： 牧山刚三 ,  野崎耕司

IPC: H01L29/80 ,  H01L21/28 ,  H01L21/027

CPC classification number: H01L21/28 ,  H01L21/0272 ,  H01L29/42316

Abstract: 本发明的目的在于，提供一种增厚通过通常的电子束曝光形成的开口并缩小开口尺寸，由此可高效率地制造微细栅电极的方法。本发明的栅电极的制造方法包括：在栅电极形成面上，形成在最下层包含电子束保护层的叠层保护膜的叠层保护膜形成工序；在最下层以外的层形成开口的开口形成工序；在最下层形成栅电极用开口的栅电极用开口形成工序；选择性地缩小栅电极用开口的栅电极用开口缩小工序；在栅电极用开口形成栅电极的栅电极形成工序。优选方式为，栅电极用开口缩小工序是至少进行一次在最下层的表面涂布保护膜图形增厚材料，并使栅电极用开口的开口尺寸缩小的处理的工序，包括在栅电极用开口缩小工序之前，使电子束入射到栅电极用开口的附近的电子束入射工序等。