-
公开(公告)号：CN105742278B
公开(公告)日：2020-01-07
申请号：CN201510873959.0
申请日：2015-12-03
Applicant: 富士电机株式会社
Abstract: 本发明提供在三电平逆变器模块中使额定电流大容量化的同时减小电感的半导体装置。所述半导体装置具备多个半导体单元和将多个半导体单元在电气上并联的连接单元，半导体单元具有：层叠基板，其具有绝缘板和在绝缘板的主表面配置的电路板；多个半导体元件，其背面固定于电路板，并在正面具有主电极；布线部件，其与半导体元件的主电极电连接，其中，通过层叠基板、半导体元件和布线部件在半导体单元的内部构成三电平逆变器电路。
-
公开(公告)号：CN104170086B
公开(公告)日：2018-01-16
申请号：CN201380012416.9
申请日：2013-03-11
Applicant: 富士电机株式会社
CPC classification number: H01L24/80 , H01L23/051 , H01L23/3107 , H01L23/34 , H01L23/49811 , H01L23/5385 , H01L24/02 , H01L25/072 , H01L25/115 , H01L25/117 , H01L25/18 , H01L29/66325 , H01L2224/06 , H01L2224/45124 , H01L2224/48091 , H01L2224/48227 , H01L2924/01028 , H01L2924/0105 , H01L2924/01082 , H01L2924/01322 , H01L2924/12032 , H01L2924/12042 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15787 , H01L2924/181 , H02M7/003 , H05K1/0263 , H05K2201/10166 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供一种提高对冷却体的密合性，并且能够实现生产效率提高的半导体装置及半导体装置的制造方法。半导体装置是三个功率半导体模块(1)以预定的间隔排列在同一平面内，从功率半导体模块(1)向外部引出的销状导电体(25～27)分别与三片主端子板(2A～2C)连接，从而它们构成一个整体的复合模块。将整个复合模块收纳于保护壳中，进一步配置散热片的情况下，通过利用插入到贯穿孔(29)的螺栓将保护壳和散热片联结，能够使绝缘基板的底面与散热片可靠地密合而收纳在保护壳中。
-
公开(公告)号：CN105612690A
公开(公告)日：2016-05-25
申请号：CN201580002148.1
申请日：2015-04-06
Applicant: 富士电机株式会社
CPC classification number: H05K1/025 , H01L25/0655 , H01L25/072 , H01L25/162 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/73265 , H02M7/003 , H02M7/487 , H05K1/0306 , H05K1/181 , H05K2201/10166 , H05K2201/10174 , H05K2201/1053 , H01L2924/00014
Abstract: 本发明的半导体装置能够降低适用于三电平逆变器的中间臂用的半导体装置内的布线电感。半导体装置包括：安装了反向并联连接的第1开关元件(14)及第1二极管(15)的第1电路板(12a)、安装了反向并联连接的第2开关元件(16)及第2二极管(17)的第2电路板(12b)、与第1电路板(12a)及第2电路板(12b)相对配置的印刷基板(18)、及在第1开关元件(14)、第2开关元件(16)、第1二极管(15)、第2二极管(17)、第1电路板(12a)或第2电路板(12b)与印刷基板(18)的金属层之间进行电连接的导电柱(19、20)，第1开关元件(14)与第2开关元件(16)反向地串联连接构成双向开关。
-
公开(公告)号：CN104919589A
公开(公告)日：2015-09-16
申请号：CN201380053621.X
申请日：2013-09-27
Applicant: 富士电机株式会社
CPC classification number: H05K1/181 , H01L21/565 , H01L23/04 , H01L23/3107 , H01L23/3735 , H01L23/49833 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/73 , H01L25/072 , H01L25/18 , H01L2224/29101 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/73265 , H01L2224/83801 , H01L2924/00014 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/181 , H01L2924/30107 , H05K1/0212 , H05K1/0243 , H05K1/0296 , H05K3/3447 , H05K7/2089 , H05K2201/0364 , H05K2201/06 , H05K2201/09972 , H01L2924/00 , H01L2224/45015 , H01L2924/207 , H01L2224/45099 , H01L2924/00012 , H01L2924/014
Abstract: 本发明提供一种小型、且能够作为应对高速开关的低电感的半导体装置。具备多个导电图案部件(14)，分别安装有一个或多个功率半导体芯片(12A、12B)；和印刷基板(16)，在与该导电图案部件对置的面配置有与上述功率半导体芯片连接的芯片用棒状导电连接部件(17)以及与上述导电图案部件连接的图案用棒状导电连接部件(17a、17b)，上述导电图案部件(14)由窄幅部(14b)和宽幅部(14a)形成，至少有一个导电图案部件的窄幅部和上述印刷基板通过上述图案用棒状导电连接部件(17b)连接，在上述导电图案部件和通过上述芯片用棒状导电连接部件与上述印刷基板连接的上述功率半导体芯片之间形成电流通路。
-
Patent Agency Ranking
公开(公告)号：CN104218032A
公开(公告)日：2014-12-17
申请号：CN201410232963.4
申请日：2014-05-29
Applicant: 富士电机株式会社
CPC classification number: H05K1/117 , H01L24/01 , H01L2924/12042 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H05K1/0263 , H05K1/181 , H05K3/328 , H05K2201/10166 , H05K2201/10272 , H05K2201/10303 , H01L2924/00
Abstract: 本发明提供了一种半导体装置，通过由具有功率半导体芯片等的多个半导体模块构成的半导体装置，从而作为半导体装置整体能够实现容许电流的大容量化，并且，通过在该半导体装置中以最优的方式进行接合来实施多个半导体模块的端子之间的连接。所述半导体装置包括：半导体模块10，外部连接端子从外壳突出；总线3A、3B、3C，将并列排列的多个所述半导体模块10的特定的外部连接端子16、17、18连结而进行电连接；以及半导体模块用外壳2，覆盖并固定通过所述总线3A、3B、3C而连结的多个所述半导体模块10，其中，总线3A、3B、3C和半导体模块的外部连接端子16、17、18通过激光焊接而接合。
-
公开(公告)号：CN104160504A
公开(公告)日：2014-11-19
申请号：CN201380012194.0
申请日：2013-03-15
Applicant: 富士电机株式会社
CPC classification number: H01L23/36 , H01L23/043 , H01L23/08 , H01L23/3735 , H01L23/4006 , H01L23/4334 , H01L23/5385 , H01L25/0655 , H01L25/072 , H01L25/115 , H01L25/18 , H01L2224/16225 , H01L2924/10253 , H01L2924/10272 , H01L2924/13055 , H01L2924/13091 , H01L2924/1421 , H02M7/003 , H05K7/1432 , H05K7/209 , H01L2924/00
Abstract: 本发明提供一种能够确保多个半导体模块与冷却体的可靠接触，并且能够容易地进行组装工作的半导体装置和半导体装置的制造方法。所述半导体装置具备：半导体模块(2A～2D)，用模具树脂材料对安装有至少一个以上半导体芯片的电路基板进行密封，并且贯通形成安装孔(27)；主端子板(3A～3C)，将并列配置的上述多个半导体模块的单独的连接端子间单独连接；和模块收纳壳体(4)，将通过上述主端子板而相互连接的多个上述半导体模块与上述主端子板一体地从开口部(51)插通，在该半导体模块安装时能够进行位置调整地进行收纳保持，并且具有与上述各半导体模块的各安装孔对置的安装用插通孔(59)。
-
-
-
-
-
-
Search Results
29
records
(took 0.02 seconds)
