-
公开(公告)号：CN222088605U
公开(公告)日：2024-11-29
申请号：CN202420454682.2
申请日：2024-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L25/065
Abstract: 本实用新型的一些实施例涉及一种集成电路组件，包括：第一芯片；以及第二芯片，在接合界面处接合至第一芯片；其中第一芯片及第二芯片分别包括直接接触的第一介电层与第二介电层；第一芯片还包括凹陷至第一介电层中且位于多个行及多个列中的多个导电接垫；其中所述多个导电接垫沿所述多个列且沿所述多个行以锯齿状布局排列，且包括第一导电接垫及第二导电接垫；第一芯片还包括位于第一介电层中且在侧向上位于第一导电接垫与第二导电接垫之间的第一屏蔽线，且第二芯片还包括凹陷至第二介电层中且在接合界面处直接接触第一导电接垫的接触件。
-
公开(公告)号：CN221508174U
公开(公告)日：2024-08-09
申请号：CN202322483697.X
申请日：2023-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L25/16
Abstract: 本实用新型提供一种集成电路装置包括第一集成电路装置上的第一接合垫和第二集成电路装置上的第二接合垫。第一接合垫在第一集成电路装置和第二集成电路装置之间的介面处与第二接合垫接合。在垂直于介面的第一剖面中，第一接合垫比第二接合垫宽。在垂直于介面和第一剖面的第二剖面中，第二接合垫比第一接合垫宽。
-
公开(公告)号：CN222514913U
公开(公告)日：2025-02-21
申请号：CN202420524065.5
申请日：2024-03-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/552 , H01L23/538 , H01L23/52 , H01L23/482 , H01L23/498 , H01L25/065 , H01L25/18
Abstract: 本实用新型提供一种填隙式堆叠集成电路接口屏蔽结构的集成电路。第一集成电路(IC)芯片包括第一介电层。第二集成电路芯片在接合界面处接合至第一集成电路芯片，且包括在接合界面处直接接触第一介电层的第二介电层。第一对导电接垫分别位于第一介电层及第二介电层中且在接合界面处直接接触。第二对导电接垫分别位于第一介电层及第二介电层中且在接合界面处直接接触。一对屏蔽结构分别位于第一介电层及第二介电层中且在接合界面处直接接触。此外，所述一对屏蔽结构将所述第一对导电接垫与所述第二对导电接垫分隔开。
-
Patent Agency Ranking
公开(公告)号：CN222261070U
公开(公告)日：2024-12-27
申请号：CN202420465133.5
申请日：2024-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本实用新型提供一些实施例涉及IC装置。IC装置包括包含多个画素方块的第一芯片，多个画素方块分别包括第一多个导电垫中的一个，多个画素方块排列在第一方向延伸的行中和在垂直于第一方向的第二方向延伸的列中；在接合接口处接合到第一芯片的第二芯片，其中第二芯片包括凹陷的第二多个导电垫并且第二多个导电垫沿接合接口处接触第一多个导电垫；以及第一波纹状屏蔽线，具有从多个画素方块的第一行的最外面的边缘沿第二方向缩回的最外边缘，第一波纹状屏蔽线布置在第一介电层内并在多个画素方块的第一行中将相邻的第一多个导电垫侧向地隔开。
-
公开(公告)号：CN222088606U
公开(公告)日：2024-11-29
申请号：CN202420455162.3
申请日：2024-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L25/065
Abstract: 本公开的各种实施例涉及一种集成电路，包括结合到第二集成电路芯片的第一集成电路芯片。第一芯片集成电路包括第一接合结构。第一接合结构包括第一多个导电接合垫和设置在第一多个导电接合垫中的相邻导电接合垫之间的第一多个屏蔽结构。第二集成电路芯片包括第二接合结构。接合界面设置于第一接合结构与第二接合结构之间。第二接合结构包括第二多个导电接合垫和第二多个屏蔽结构。在接合界面处，第一多个导电接合垫接触第二多个导电接合垫并且第一多个屏蔽结构接触第二多个屏蔽结构。
-
公开(公告)号：CN218351467U
公开(公告)日：2023-01-20
申请号：CN202222368526.8
申请日：2022-09-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本实用新型的各种实施例针对半导体衬底上的集成电路。第一和第二栅极结构设置在衬底之上并且彼此横向间隔开。在第一和第二栅极结构之间的半导体衬底中设置了公共源极/漏极区。绝缘体层上覆于第一和第二栅极结构。源极/漏极接触件延伸通过第一和第二栅极结构之间的绝缘体层以接触公共源极/漏极区。第一和第二侧壁分隔件结构分别沿着第一和第二栅极结构的外侧壁设置，并且分别具有与源极/漏极接触件相邻的第一和第二外侧壁。第一外侧壁包括面向源极/漏极接触件的第一侧的至少两个凹口，第二外侧壁包括面向源极/漏极接触件的第二侧的至少两个凹口。
-
公开(公告)号：CN222126531U
公开(公告)日：2024-12-06
申请号：CN202420548294.0
申请日：2024-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本实用新型的实施例提供一种集成电路包括接合到第二IC芯片的第一IC芯片。第一IC芯片包括设置在第一衬底和第一接合结构中的多个光电探测器。第一接合结构包括设置在第一多个导电接合垫上的第一多个接合接触件。第二IC芯片包括第二接合结构和第二衬底。第一接合界面设置在第一接合结构和第二接合结构之间。第二接合结构包括第二多个接合接触件。第一接合结构还包括第一多个导电接合垫中的相邻的导电接合垫之间的第一多个屏蔽结构。屏蔽结构阻挡相邻的导电接合垫之间的电磁场，从而减少接合结构的导电接合垫之间的寄生电容与电感。
-
公开(公告)号：CN221201182U
公开(公告)日：2024-06-21
申请号：CN202322728418.1
申请日：2023-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/861 , H01L21/329 , H01L23/48
Abstract: 本实用新型提供了具有无掺杂连接的结构及制造方法。示例性的结构包括：基底；形成在基底中且具有第一导电类型的第一区；位于基底之上的上覆层；形成在上覆层中且具有第二导电类型的井区；横向相邻于井区且延伸穿过上覆层而与第一区电接触的导电插塞；以及位于导电插塞与井区之间的钝化层。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.039 seconds)
