公开(公告)号：CN102832236A

公开(公告)日：2012-12-19

申请号：CN201210062255.1

申请日：2012-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克·范·达尔 ,  戈本·多恩伯斯 ,  乔治斯·威廉提斯 ,  李宗霖 ,  袁锋

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了具有应变SiGe沟道的半导体和用于制造这种器件的方法。在实施例中，半导体器件包括：衬底，衬底包括至少两个隔离部件；鳍状衬底，位于至少两个隔离部件之间并且位于至少两个隔离部件的上方；以及外延层，位于鳍状衬底的露出部分的上方。根据一方面，外延层可以位于鳍状衬底的顶面和侧面上。根据另一方面，鳍状衬底可以基本上完全位于至少两个隔离部件的上方。

公开(公告)号：CN109524464A

公开(公告)日：2019-03-26

申请号：CN201711266823.9

申请日：2017-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克·范·达尔 ,  戈本·多恩伯斯

IPC: H01L29/78 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明涉及半导体器件的制造方法及半导体器件。形成鳍，其中，鳍包括底部、设置在底部上方的第一牺牲层、设置在第一牺牲层上方的第一半导体层、设置在第一半导体层上方的第二牺牲层以及设置在第二牺牲层上方的第二半导体层。第二半导体层从第一绝缘层突出。在第二半导体层上方形成伪栅极。在伪栅极的侧面上形成侧壁间隔件层。在伪栅极和侧壁间隔件层上方形成第一介电层。去除伪栅极，从而形成栅极间隔。在栅极间隔中蚀刻第一绝缘层，由此暴露第一半导体层以及第一牺牲层和第二牺牲层。去除第一牺牲层和第二牺牲层。形成栅极介电层和栅电极层。

公开(公告)号：CN104037227B

公开(公告)日：2017-03-01

申请号：CN201310236959.0

申请日：2013-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戈本·多恩伯斯 ,  马克范·达尔 ,  乔治斯·威廉提斯 ,  布兰丁·迪里耶 ,  克里希纳·库马尔·布瓦尔卡 ,  查理德·肯尼斯·奥克斯兰德 ,  马丁·克里斯多夫·霍兰德 ,  施奕强 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/1054 ,  H01L29/66795

Abstract: 具有背面钝化层的FinFET包括设置在衬底上的模板层、设置在模板层上方的缓冲层、设置在缓冲层上方的沟道背面钝化层以及设置在沟道背面钝化层上方的沟道层。栅极绝缘层设置在沟道层和沟道背面钝化层上方并且与沟道层和沟道背面钝化层接触。缓冲层可选地包含铝，以及沟道层可以可选地包含III-V族半导体化合物。STI可以设置在沟道背面钝化层的相对侧上，并且沟道背面钝化层可以具有在STI的顶面之上设置的顶面以及在STI的顶面之下设置的底面。本发明还提供了一种具有沟道背面钝化层器件的FinFET和方法。

公开(公告)号：CN103378157B

公开(公告)日：2016-08-10

申请号：CN201310042679.6

申请日：2013-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戈本·多恩伯斯 ,  克里希纳·库马尔·布瓦尔卡 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/20 ,  H01L21/336

CPC classification number: H01L29/205 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明涉及一种半导体器件沟道系统及方法。公开了用于沟道区域的系统和方法。实施例包括具有多个双层的沟道区域，该双层包含交替的互补材料，诸如，InAs层和GaSb层。互补材料的交替层为沟道区域整体提供了个体材料层可能不能提供的所需带隙特性。

公开(公告)号：CN104051528A

公开(公告)日：2014-09-17

申请号：CN201310303452.2

申请日：2013-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戈本·多恩伯斯 ,  克里希纳·库马尔·布瓦尔卡

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/66356 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/20 ,  H01L29/66469 ,  H01L29/7391 ,  H01L29/775

Abstract: 本发明涉及带内隧道FET，其具有能够提供高驱动电流的对称FET。在一些实施例中，所公开的带内隧道FET具有第一掺杂类型的源极区和第一掺杂类型的漏极区。源极区和漏极区通过沟道区间隔开。栅极区可以生成改变沟道区中的价带和/或导带的位置的电场。通过控制沟道区的价带和/或导带的位置，可以控制电荷载流子在源极区中和漏极区中的导带之间或者源极区中和漏极区中的价带之间的量子力学隧穿。

公开(公告)号：CN103681346A

公开(公告)日：2014-03-26

申请号：CN201210570793.1

申请日：2012-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戈本·多恩伯斯 ,  查理德·奥克斯兰德

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/49

CPC classification number: H01L29/7786 ,  H01L21/182 ,  H01L29/205 ,  H01L29/66545 ,  H01L29/7788 ,  H01L29/78681 ,  H01L21/28264 ,  H01L29/4966 ,  H01L29/66522 ,  H01L29/78

Abstract: 本发明公开了晶体管、半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括在工件上方形成晶体管。该晶体管包括牺牲栅极材料，该牺牲栅极材料包括III-V族材料。该方法包括将金属(Me)与牺牲栅极材料的III-V族材料相结合从而形成包括Me-III-V化合物材料的栅极。本发明还提供了一种晶体管、半导体器件及其制造方法。

公开(公告)号：CN103137696A

公开(公告)日：2013-06-05

申请号：CN201210181589.0

申请日：2012-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 克里希纳·库马尔·布瓦尔卡 ,  戈本·多恩伯斯 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/66431 ,  H01L29/1054 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/785

Abstract: 一种鳍型场效应晶体管(FinFET)包括鳍片，该鳍片包括具有第一带隙的沟道分离件，以及包括位于沟道分离件的相对侧壁上的第一部分和第二部分的沟道。沟道具有小于第一带隙的第二带隙。栅电极包括位于鳍片的相对面上的第一部分和第二部分。栅极绝缘层包括位于栅电极的第一部分和沟道的第一部分之间的第一部分，以及位于栅电极的第二部分和沟道的第二部分之间的第二部分。本发明提供了分离沟道晶体管及其形成方法。