公开(公告)号：CN103117306B

公开(公告)日：2015-11-18

申请号：CN201210193105.4

申请日：2012-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 克里希纳·库马尔·布瓦尔卡 ,  戈本·多恩伯斯 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/7391 ,  H01L29/785

Abstract: 隧道场效应晶体管（TFET）包括栅电极、源极区域和漏极区域。源极区域和漏极区域具有相反的导电类型。沟道区域设置在源极区域和漏极区域之间。源极扩散势垒设置在沟道区域和源极区域之间。源极扩散势垒和源极区域位于栅电极下方并与栅电极重叠。源极扩散势垒的第一个带隙大于源极区域、漏极区域和沟道区域的第二带隙。本发明还提供了隧道FET及其形成方法。

公开(公告)号：CN104916541B

公开(公告)日：2018-05-25

申请号：CN201410310863.9

申请日：2014-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马丁·克里斯多夫·霍兰德 ,  马提亚斯·帕斯拉克 ,  查理德·肯尼斯·奥克斯兰德

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10 ,  H01L29/06

CPC classification number: H01L29/205 ,  H01L21/3245 ,  H01L22/12 ,  H01L29/1054 ,  H01L29/20 ,  H01L29/201 ,  H01L29/267 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了形成半导体器件和鳍式场效应晶体管(FinFET)的方法以及FinFET器件。在一些实施例中，形成半导体器件的方法包括在衬底上方形成含有AlInAsSb的阻挡材料，以及在阻挡层上方形成晶体管的沟道材料。

公开(公告)号：CN103378157A

公开(公告)日：2013-10-30

申请号：CN201310042679.6

申请日：2013-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戈本·多恩伯斯 ,  克里希纳·库马尔·布瓦尔卡 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/20 ,  H01L21/336

CPC classification number: H01L29/205 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明涉及一种半导体器件沟道系统及方法。公开了用于沟道区域的系统和方法。实施例包括具有多个双层的沟道区域，该双层包含交替的互补材料，诸如，InAs层和GaSb层。互补材料的交替层为沟道区域整体提供了个体材料层可能不能提供的所需带隙特性。

公开(公告)号：CN105322018B

公开(公告)日：2019-05-24

申请号：CN201510319544.9

申请日：2015-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克·范·达尔 ,  马丁·克里斯多夫·霍兰德 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L21/8234

CPC classification number: H01L29/785 ,  H01L27/0924 ,  H01L27/10826 ,  H01L29/0673 ,  H01L29/1054 ,  H01L29/1606 ,  H01L29/66795

Abstract: 本发明提供了诸如FinFET的薄片式非平面电路器件以及用于形成这种器件的方法。在一些示例性实施例中，一种器件包括：衬底，具有顶面；以及部件，设置在衬底上并在顶面上方延伸。材料层设置在部件上。材料层包括多个源极/漏极区域和设置在源极/漏极区域之间的沟道区域。栅叠层设置在材料层的沟道区域上。在一些这种实施例中，部件包括多个侧面，并且材料层设置在每个侧面上。在一些这种实施例中，部件还包括顶面，并且材料层进一步设置在顶面上。在一些实施例中，部件的顶面不包括材料层。

公开(公告)号：CN103137696B

公开(公告)日：2015-12-02

申请号：CN201210181589.0

申请日：2012-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 克里希纳·库马尔·布瓦尔卡 ,  戈本·多恩伯斯 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/66431 ,  H01L29/1054 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/785

Abstract: 一种鳍型场效应晶体管(FinFET)包括鳍片，该鳍片包括具有第一带隙的沟道分离件，以及包括位于沟道分离件的相对侧壁上的第一部分和第二部分的沟道。沟道具有小于第一带隙的第二带隙。栅电极包括位于鳍片的相对面上的第一部分和第二部分。栅极绝缘层包括位于栅电极的第一部分和沟道的第一部分之间的第一部分，以及位于栅电极的第二部分和沟道的第二部分之间的第二部分。本发明提供了分离沟道晶体管及其形成方法。

公开(公告)号：CN103117306A

公开(公告)日：2013-05-22

申请号：CN201210193105.4

申请日：2012-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 克里希纳·库马尔·布瓦尔卡 ,  戈本·多恩伯斯 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/7391 ,  H01L29/785

Abstract: 隧道场效应晶体管（TFET）包括栅电极、源极区域和漏极区域。源极区域和漏极区域具有相反的导电类型。沟道区域设置在源极区域和漏极区域之间。源极扩散势垒设置在沟道区域和源极区域之间。源极扩散势垒和源极区域位于栅电极下方并与栅电极重叠。源极扩散势垒的第一个带隙大于源极区域、漏极区域和沟道区域的第二带隙。本发明还提供了隧道FET及其形成方法。

公开(公告)号：CN105322018A

公开(公告)日：2016-02-10

申请号：CN201510319544.9

申请日：2015-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克·范·达尔 ,  马丁·克里斯多夫·霍兰德 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L21/8234

CPC classification number: H01L29/785 ,  H01L27/0924 ,  H01L27/10826 ,  H01L29/0673 ,  H01L29/1054 ,  H01L29/1606 ,  H01L29/66795 ,  H01L29/0603 ,  H01L29/12 ,  H01L29/66477

Abstract: 本发明提供了诸如FinFET的薄片式非平面电路器件以及用于形成这种器件的方法。在一些示例性实施例中，一种器件包括：衬底，具有顶面；以及部件，设置在衬底上并在顶面上方延伸。材料层设置在部件上。材料层包括多个源极/漏极区域和设置在源极/漏极区域之间的沟道区域。栅叠层设置在材料层的沟道区域上。在一些这种实施例中，部件包括多个侧面，并且材料层设置在每个侧面上。在一些这种实施例中，部件还包括顶面，并且材料层进一步设置在顶面上。在一些实施例中，部件的顶面不包括材料层。

公开(公告)号：CN104916541A

公开(公告)日：2015-09-16

申请号：CN201410310863.9

申请日：2014-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马丁·克里斯多夫·霍兰德 ,  马提亚斯·帕斯拉克 ,  查理德·肯尼斯·奥克斯兰德

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10 ,  H01L29/06

CPC classification number: H01L29/205 ,  H01L21/3245 ,  H01L22/12 ,  H01L29/1054 ,  H01L29/20 ,  H01L29/201 ,  H01L29/267 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了形成半导体器件和鳍式场效应晶体管(FinFET)的方法以及FinFET器件。在一些实施例中，形成半导体器件的方法包括在衬底上方形成含有AlInAsSb的阻挡材料，以及在阻挡层上方形成晶体管的沟道材料。

公开(公告)号：CN104037227A

公开(公告)日：2014-09-10

申请号：CN201310236959.0

申请日：2013-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戈本·多恩伯斯 ,  马克范·达尔 ,  乔治斯·威廉提斯 ,  布兰丁·迪里耶 ,  克里希纳·库马尔·布瓦尔卡 ,  查理德·肯尼斯·奥克斯兰德 ,  马丁·克里斯多夫·霍兰德 ,  施奕强 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/1054 ,  H01L29/66795

Abstract: 具有背面钝化层的FinFET包括设置在衬底上的模板层、设置在模板层上方的缓冲层、设置在缓冲层上方的沟道背面钝化层以及设置在沟道背面钝化层上方的沟道层。栅极绝缘层设置在沟道层和沟道背面钝化层上方并且与沟道层和沟道背面钝化层接触。缓冲层可选地包含铝，以及沟道层可以可选地包含III-V族半导体化合物。STI可以设置在沟道背面钝化层的相对侧上，并且沟道背面钝化层可以具有在STI的顶面之上设置的顶面以及在STI的顶面之下设置的底面。本发明还提供了一种具有沟道背面钝化层器件的FinFET和方法。

公开(公告)号：CN104037227B

公开(公告)日：2017-03-01

申请号：CN201310236959.0

申请日：2013-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戈本·多恩伯斯 ,  马克范·达尔 ,  乔治斯·威廉提斯 ,  布兰丁·迪里耶 ,  克里希纳·库马尔·布瓦尔卡 ,  查理德·肯尼斯·奥克斯兰德 ,  马丁·克里斯多夫·霍兰德 ,  施奕强 ,  马提亚斯·帕斯拉克

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/1054 ,  H01L29/66795

Abstract: 具有背面钝化层的FinFET包括设置在衬底上的模板层、设置在模板层上方的缓冲层、设置在缓冲层上方的沟道背面钝化层以及设置在沟道背面钝化层上方的沟道层。栅极绝缘层设置在沟道层和沟道背面钝化层上方并且与沟道层和沟道背面钝化层接触。缓冲层可选地包含铝，以及沟道层可以可选地包含III-V族半导体化合物。STI可以设置在沟道背面钝化层的相对侧上，并且沟道背面钝化层可以具有在STI的顶面之上设置的顶面以及在STI的顶面之下设置的底面。本发明还提供了一种具有沟道背面钝化层器件的FinFET和方法。