-
公开(公告)号：CN104037227B
公开(公告)日：2017-03-01
申请号：CN201310236959.0
申请日：2013-06-14
Applicant: 台湾积体电路制造股份有限公司
Inventor： 戈本·多恩伯斯 , 马克范·达尔 , 乔治斯·威廉提斯 , 布兰丁·迪里耶 , 克里希纳·库马尔·布瓦尔卡 , 查理德·肯尼斯·奥克斯兰德 , 马丁·克里斯多夫·霍兰德 , 施奕强 , 马提亚斯·帕斯拉克
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/785 , H01L29/1054 , H01L29/66795
Abstract: 具有背面钝化层的FinFET包括设置在衬底上的模板层、设置在模板层上方的缓冲层、设置在缓冲层上方的沟道背面钝化层以及设置在沟道背面钝化层上方的沟道层。栅极绝缘层设置在沟道层和沟道背面钝化层上方并且与沟道层和沟道背面钝化层接触。缓冲层可选地包含铝，以及沟道层可以可选地包含III-V族半导体化合物。STI可以设置在沟道背面钝化层的相对侧上，并且沟道背面钝化层可以具有在STI的顶面之上设置的顶面以及在STI的顶面之下设置的底面。本发明还提供了一种具有沟道背面钝化层器件的FinFET和方法。
-
公开(公告)号：CN103545201A
公开(公告)日：2014-01-29
申请号：CN201210571419.3
申请日：2012-12-25
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马克范·达尔
IPC: H01L21/335
CPC classification number: H01L21/7806 , H01L21/02378 , H01L21/02381 , H01L21/02433 , H01L21/02491 , H01L21/02527 , H01L21/28518 , H01L21/324 , H01L29/1606 , H01L29/401 , H01L29/42384 , H01L29/66045 , H01L29/78603 , H01L29/78684 , H01L29/78696
Abstract: 本发明提供了一种制造碳层的系统和方法。实施例包括在衬底上沉积第一金属层，该衬底包括碳。在衬底上外延生长硅化物，外延生长硅化物也在硅化物上方形成碳层。在一个实施例中，碳层是石墨烯，并且可以将该碳层转移半导体衬底以进一步处理从而在石墨烯内形成沟道。
-
公开(公告)号：CN103545201B
公开(公告)日：2016-07-06
申请号：CN201210571419.3
申请日：2012-12-25
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马克范·达尔
IPC: H01L21/335
CPC classification number: H01L21/7806 , H01L21/02378 , H01L21/02381 , H01L21/02433 , H01L21/02491 , H01L21/02527 , H01L21/28518 , H01L21/324 , H01L29/1606 , H01L29/401 , H01L29/42384 , H01L29/66045 , H01L29/78603 , H01L29/78684 , H01L29/78696
Abstract: 本发明提供了一种制造碳层的系统和方法。实施例包括在衬底上沉积第一金属层，该衬底包括碳。在衬底上外延生长硅化物，外延生长硅化物也在硅化物上方形成碳层。在一个实施例中，碳层是石墨烯，并且可以将该碳层转移半导体衬底以进一步处理从而在石墨烯内形成沟道。
-
公开(公告)号：CN104037227A
公开(公告)日：2014-09-10
申请号：CN201310236959.0
申请日：2013-06-14
Applicant: 台湾积体电路制造股份有限公司
Inventor： 戈本·多恩伯斯 , 马克范·达尔 , 乔治斯·威廉提斯 , 布兰丁·迪里耶 , 克里希纳·库马尔·布瓦尔卡 , 查理德·肯尼斯·奥克斯兰德 , 马丁·克里斯多夫·霍兰德 , 施奕强 , 马提亚斯·帕斯拉克
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/785 , H01L29/1054 , H01L29/66795
Abstract: 具有背面钝化层的FinFET包括设置在衬底上的模板层、设置在模板层上方的缓冲层、设置在缓冲层上方的沟道背面钝化层以及设置在沟道背面钝化层上方的沟道层。栅极绝缘层设置在沟道层和沟道背面钝化层上方并且与沟道层和沟道背面钝化层接触。缓冲层可选地包含铝，以及沟道层可以可选地包含III-V族半导体化合物。STI可以设置在沟道背面钝化层的相对侧上，并且沟道背面钝化层可以具有在STI的顶面之上设置的顶面以及在STI的顶面之下设置的底面。本发明还提供了一种具有沟道背面钝化层器件的FinFET和方法。
-
-
-
Search Results
4
records
(took 0.024 seconds)
