-
公开(公告)号：CN113097353B
公开(公告)日：2022-07-15
申请号：CN202110360473.2
申请日：2021-04-02
Applicant: 厦门乾照光电股份有限公司
Abstract: 本申请实施例公开了一种紫外LED及其制作方法，该紫外LED包括：基底、发光层，所述发光层包括至少一个层叠单元，所述层叠单元包括量子垒单元和量子阱单元，所述量子垒单元包括层叠的第一量子垒层、第一应力平衡层、第二量子垒层，所述量子阱单元包括层叠的第一量子阱层、第二应力平衡层、第二量子阱层；其中，所述第一应力平衡层的晶格常数大于所述第一量子垒层和所述第二量子垒层的晶格常数，所述第二应力平衡层的晶格常数大于所述第一量子阱层和所述第二量子阱层的晶格常数，能够平衡位于所述第一量子阱层下方的所述第二量子垒层对所述第一量子阱层的压应力，降低所述第一量子阱层中的量子限制斯塔克效应，提高所述紫外LED的发光效率。
-
公开(公告)号：CN112993099B
公开(公告)日：2022-06-10
申请号：CN202110178379.5
申请日：2021-02-09
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种具有保护层LED芯片的制作方法，在每一层量子阱层生长完成后增加了空烤处理，目的是在高In材料生长结束后，通过空烤的方式来适当减少In过饱和状态下带来的In析出、界面粗糙以及高缺陷密度等问题，生长的GaN保护层可以对量子阱层起到保护作用，减少In析出，变温生长方式还可以提高AlGaN保护层的晶体质量，从而获得较高的电子有效势垒高度，减少了电子泄露。进一步的，相比较现有技术中单层的AlGaN保护层，采用GaN保护层以及AlGaN保护层的复合保护层，可以减少与量子阱层中InGaN材料的晶格失配，进而削弱了极化电场带来的不利影响，提高LED芯片的发光效率。
-
公开(公告)号：CN114566577A
公开(公告)日：2022-05-31
申请号：CN202210269980.X
申请日：2022-03-18
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种LED外延结构及其制备方法、LED芯片，在MQW层和P型半导体层之间依次设有最后一个量子垒层、P型复合层；其中，最后一个量子垒层包括GaN‑AlGaN‑AlN复合层状结构；所述P型复合层包括P型掺杂且Al组分逐渐减少的若干个AlGaN层。通过GaN‑AlGaN‑AlN复合结构的整体设计，再配合P型复合层包括P型掺杂且Al组分逐渐减少的若干个AlGaN层的设置，可实现势垒层到P型半导体层的平滑过渡，无突变的势垒高度，有利于提升晶体质量，削弱强极化电场带来的能带弯曲，从而达到提亮发光功率的目的。
-
公开(公告)号：CN112259651B
公开(公告)日：2022-02-01
申请号：CN202011130690.4
申请日：2020-10-21
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种具有P型插入层的LED芯片及制作方法，通过在多量子阱结构和P型电子阻挡层之间生长一间断掺杂的P型插入层，从而通过调整极化电场，增强空穴迁移能力，达到增加空穴注入的目的；同时，P型插入层能增加电子有效势垒高度，减少电子泄漏，从而让载流子在量子阱中有效复合，提高LED的整体发光性能，此外，P型插入层的间断掺杂设计能够增加LED芯片的电流扩展以及抗静电击穿能力，从而可延长LED芯片的使用寿命。
-
公开(公告)号：CN113224215A
公开(公告)日：2021-08-06
申请号：CN202110488179.X
申请日：2021-05-06
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种LED外延结构及其制备方法，在有源层背离所述N型半导体层一侧设有复合电流扩展层，其中，所述复合电流扩展层包括若干个由空穴供给层及空穴势垒层所组成的周期单元，且以所述空穴供给层作为所述复合电流扩展层的接触表面；进一步地，所述空穴供给层的禁带宽度小于或等于所述空穴势垒层的禁带宽度。使所述复合电流扩展层在通过空穴供给层提供空穴的同时，并通过空穴势垒层形成有效空穴势垒高度，以此提高P型掺杂浓度，拉高材料在该区域的价带，进而有效提升电流的横向扩展能力。
-
Patent Agency Ranking
公开(公告)号：CN113097353A
公开(公告)日：2021-07-09
申请号：CN202110360473.2
申请日：2021-04-02
Applicant: 厦门乾照光电股份有限公司
Abstract: 本申请实施例公开了一种紫外LED及其制作方法，该紫外LED包括：基底、发光层，所述发光层包括至少一个层叠单元，所述层叠单元包括量子垒单元和量子阱单元，所述量子垒单元包括层叠的第一量子垒层、第一应力平衡层、第二量子垒层，所述量子阱单元包括层叠的第一量子阱层、第二应力平衡层、第二量子阱层；其中，所述第一应力平衡层的晶格常数大于所述第一量子垒层和所述第二量子垒层的晶格常数，所述第二应力平衡层的晶格常数大于所述第一量子阱层和所述第二量子阱层的晶格常数，能够平衡位于所述第一量子阱层下方的所述第二量子垒层对所述第一量子阱层的压应力，降低所述第一量子阱层中的量子限制斯塔克效应，提高所述紫外LED的发光效率。
-
公开(公告)号：CN113041746A
公开(公告)日：2021-06-29
申请号：CN202110508752.9
申请日：2021-05-11
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种气体过滤器，包括滤灌，滤灌包括顶部的上盖、中间串联的多级滤筒和底部的集尘盒，各多级滤筒的气体通道相连通；各多级滤筒内部均设有一个过滤装置，过滤装置底部设有开口，过滤装置顶部密闭滤芯空心排气通道的顶部；进气口、过滤装置底部开口、滤芯空心排气通道、滤芯的内壁滤网、滤芯外壁与各多级滤筒内壁之间的通道和出气口连通形成气体通道；本发明设有多级滤筒，可加大面积过滤尾气中的粉尘颗粒，避免粉尘颗粒残留于反应腔室和真空管道内造成堵塞；且过滤装置的过滤方向为滤芯的内壁滤网指向滤芯外壁，可避免清理腔体和更换滤芯时造成粉尘污染。
-
公开(公告)号：CN112768579A
公开(公告)日：2021-05-07
申请号：CN202110177793.4
申请日：2021-02-07
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种半导体外延结构及其制作方法、LED芯片，通过将靠近所述P型半导体层的势阱层设置为：包括沿生长方向In组分逐渐减少的AlxGayInzN材料层，其中，0≤x≤1，0≤y≤1，0≤z≤1；进一步地，沿所述生长方向的最后一层势阱层包括P型掺杂且沿生长方向In组分逐渐减少的AlxGayInzN材料层；可在有源区的边缘储存一定的空穴，从而有利于后续空穴往有源区的迁移，从而提高电子与空穴在有源区空间内的复合效率。
-
公开(公告)号：CN108922946B
公开(公告)日：2021-02-02
申请号：CN201810777949.0
申请日：2018-07-16
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明实施例公开了一种LED结构及其制作方法，该方法包括：提供图形化的衬底；利用物理气相沉积工艺，在所述衬底表面形成的缓冲层，所述缓冲层包括含氢的氮化铝缓冲层；在所述缓冲层背离所述衬底的一侧形成外延结构，从而解决现有LED结构制作方法中，所述氮化铝缓冲层形成后，反应室中仍然存在较多的铝残留，影响后续形成的外延结构的晶体质量，导致所述LED器件的光电性能降低的问题，还可以改善衬底与外延结构之间的晶格应力，使得所述LED的外延结构表面温场均匀，LED结构出射光线的波长的均匀性得到很大提升，同时，减小量子阱受到的量子约束斯塔克效应，使得最后形成的LED的发光性能提升，亮度增加，漏电流减小。
-
公开(公告)号：CN112259651A
公开(公告)日：2021-01-22
申请号：CN202011130690.4
申请日：2020-10-21
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种具有P型插入层的LED芯片及制作方法，通过在多量子阱结构和P型电子阻挡层之间生长一间断掺杂的P型插入层，从而通过调整极化电场，增强空穴迁移能力，达到增加空穴注入的目的；同时，P型插入层能增加电子有效势垒高度，减少电子泄漏，从而让载流子在量子阱中有效复合，提高LED的整体发光性能，此外，P型插入层的间断掺杂设计能够增加LED芯片的电流扩展以及抗静电击穿能力，从而可延长LED芯片的使用寿命。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.047 seconds)
