-
公开(公告)号：CN119322910A
公开(公告)日：2025-01-17
申请号：CN202411070020.6
申请日：2024-08-06
Applicant: 南京大学
Abstract: 本发明提供了一种基于存算一体器件的Maxout激活函数运算加速装置及其方法。该装置包括：数据拆分模块，用于将数据拆分成整数部分和小数部分；数据截取模块，用于将整数部分和小数部分的数据分别以二进制形式拆分成固定比特长度，并传输给存算一体器件阵列，同时产生相应的移位控制信号传输给累加器模块；比较器模块，用于对阵列的输出结果进行比较，得到最大值并输出；累加器模块，用于对比较器模块的输出结果进行移位累加，并根据移位控制信号输出累加后的结果；权重队列存储模块，用于存储神经网络工作负载对应的权重，在完成一层计算之后更新存算于一体器件阵列中的权重。本发明具有低功耗、高能效、精度可调以及低计算延迟的优势。
-
公开(公告)号：CN119210453A
公开(公告)日：2024-12-27
申请号：CN202411736731.2
申请日：2024-11-29
Applicant: 南京大学
Abstract: 本发明公开了一种用于图像传感器的低功耗、高精度的单斜率模数转换电路，包括斜坡产生电路、比较器电路、上升沿检测电路、下降沿检测电路、时钟产生电路、粗计数电路、细计数电路、相位比较电路和数据处理电路。本发明结合了粗计数时钟与细计数时钟进行计数，减少了所需要的位数，从而减小电路的功耗；通过采用分数分频锁相环结构对粗计数时钟和细计数时钟进行分频，实现了粗计数时钟和细计数时钟状态转换的同步，并且采用双边沿触发技术提高电路的处理效率；并且通过粗计数时钟和细计数时钟相结合的方式对电路的输出结果进行量化，使得最后读出的精度提升了4个数量级，最终实现在较低时钟频率下的低功耗、高精度的高速读出。
-
公开(公告)号：CN119183031A
公开(公告)日：2024-12-24
申请号：CN202411372944.1
申请日：2024-09-29
Applicant: 南京大学
Abstract: 本发明公开了一种基于可变斜坡实现HDR的复合介质栅双晶体管读出方法，属于集成电路领域。通过对复合介质栅双晶体管光敏探测器栅极添加一个特定的非线性斜坡电压(该斜坡电压在前段斜率小，中间段斜率大，后段斜率又减小)，拉长了低亮度和高亮度区间的像素点的比较器翻转时间，即拉大了这两个区间的灰度值范围，但不拉大处于中间灰度值的像素，从而在电路端达到HDR的成像效果，避免了在算法端进行处理导致的大功耗和高复杂度的问题，本申请方案无需经过多次曝光成像和额外的算法处理，实现方法简单。
-
公开(公告)号：CN119089957A
公开(公告)日：2024-12-06
申请号：CN202411310737.3
申请日：2024-09-20
Applicant: 南京大学
Abstract: 本发明公开了一种用于实现神经网络激活函数的硬件装置及方法。该装置包括输入缓存模块、数据配置模块和数据映射模块，输入缓存模块和数据映射模块相连，数据配置模块与数据映射模块相连；输入缓存模块，用于接收神经网络层的输入数据，对输入数据进行分组存储，并将输入数据有效信号转化为映射使能信号；数据配置模块，用于存储激活函数的一系列映射值；数据映射模块，用于进行数据映射，并将映射后的数据输出到神经网络的下一层。本发明可以支持多样化的神经网络激活函数，相较于传统方案，本发明能够实现更高的灵活性，同时降低计算资源和功耗。
-
公开(公告)号：CN119025467A
公开(公告)日：2024-11-26
申请号：CN202411069936.X
申请日：2024-08-06
Applicant: 南京大学
IPC: G06F15/163 , G06F9/30 , G06F12/10
Abstract: 本发明公开了一种用于多核通讯的电路及方法。其电路作为核间通讯模块部署在各个核上，用于在不同核之间以数据包的形式传递信息；该电路包括接收单元、发送单元以及全局寄存器；接收单元，用于接收来自核外的数据，并对该数据进行解析和处理，然后传输给核内；发送单元，用于接收来自核内的数据，并将核内数据进行解析和处理，然后传输至核外；全局寄存器，用于记录当前的工作模式与工作状态并分别连接所述接收单元与发送单元。本发明的电路具有配置灵活性强，结构简单，可扩展性强的优点，采用中断触发程序的方式，可配置性更强，可以应对各种复杂的数据传输需求。
-
Patent Agency Ranking
公开(公告)号：CN118098310B
公开(公告)日：2024-08-20
申请号：CN202410506320.8
申请日：2024-04-25
Applicant: 南京大学
Abstract: 本发明公开了一种基于超前补偿型跨阻放大器的光电存算阵列读出电路，属于集成电路领域。该电路使用单一高增益高带宽放大器，通过超前补偿型跨阻放大器中Rf、Cf构成的并联反馈电路形成低频零点，提供信号快速通路，针对光电存算阵列负载的阻容电路进行超前补偿，设置Cf≈Cs，使该零点对应时间常数达到微秒量级，实现零点与极点基本互相抵消，在确保稳定性的前提下兼备电流拷贝和电流电压转换两个功能，减少了模拟域累加读出电路中高增益高带宽放大器的数目，从而降低功耗开销，与现有的模拟域累加电路相比，在保持了高精度、小面积的基础上，降低了功耗，满足了基于光电存算单元的高能效比的神经网络加速需求。
-
公开(公告)号：CN113990890B
公开(公告)日：2024-04-09
申请号：CN202111240585.0
申请日：2021-10-25
Applicant: 南京大学
IPC: H01L27/146 , H04N25/76
Abstract: 本发明公开了一种基于复合介质栅PN结的全局快门光敏探测器。其单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容在衬底上依次设有底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。本发明能在不额外占用探测器单元空间的情况下，实现探测器的全局曝光功能，并能避免现有浅槽隔离界面处暗电流噪声的影响。
-
公开(公告)号：CN117793555A
公开(公告)日：2024-03-29
申请号：CN202311833764.4
申请日：2023-12-28
Applicant: 南京大学
IPC: H04N25/589 , H04N25/77 , H04N25/78
Abstract: 本发明公开了一种可实现单次成像获得HDR图像的装置及其重构方法。其装置包括像素阵列、驱动电路系统、输出电路系统和处理电路系统，像素阵列由若干个成像阵列周期性排列而成，每个成像阵列包括以正方形阵列图案排列的多个亚像素，每个亚像素具备独立曝光并完成光电转化的能力；驱动电路系统被设置为分别独立驱动成像阵列中的多个亚像素，使多个亚像素拥有不同的曝光时间；输出电路系统被设置为读取多个亚像素产生的多个不同曝光时间的信号量；处理电路系统被设置为基于多张插值图像生成高动态范围图像，多张插值图像分别基于多个亚像素的值生成。本发明能够获得多种具有不同曝光时间的插值图像，并在此基础上生成较大动态范围的HDR图像。
-
公开(公告)号：CN111540758B
公开(公告)日：2023-06-06
申请号：CN202010384628.1
申请日：2020-05-09
Applicant: 南京大学
IPC: H01L27/146 , H01L29/423
Abstract: 本发明公开了一种基于复合介质栅横向耗尽的光敏探测器及其方法。其探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅晶体管，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，第一浮栅与第二浮栅相连；复合介质栅MOS电容的衬底中设有N或N‑型感光区域；感光区域的四周设有P或P+型隔离区，用于将复合介质栅晶体管与复合介质栅MOS电容分隔开。本发明能够提高探测器的量子效率、扩大光响应的波长范围和减小表面能级产生复合导致的噪声。
-
公开(公告)号：CN112230709A
公开(公告)日：2021-01-15
申请号：CN202011112962.8
申请日：2020-10-16
Applicant: 南京大学
Abstract: 本发明公开了一种可实现高精度光输入的光电计算装置及校准方法。其装置包括发光阵列、光电计算阵列和光学调制机构，发光阵列由多个发光单元周期性排列组成，光电计算阵列由多个光电计算单元周期性排列组成，光学调制机构用于对发光单元发出的光子进行调制；光电计算装置还包括辅助对准机构，辅助对准机构使得发光单元发出的光子经过光学调制机构后能够入射在计算关系上与发光单元相对应的光电计算单元中；辅助对准机构包括至少一个可成像阵列，可成像阵列与发光阵列或光电计算阵列二者之一在整个装置的光路中相对于另一者具有对易性。本发明不仅可以提高光输入的精度，而且可以方便地进行现场校准或调焦。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.025 seconds)
