-
公开(公告)号：CN118866930A
公开(公告)日：2024-10-29
申请号：CN202411331936.2
申请日：2024-09-24
Applicant: 北京空间机电研究所
Inventor： 韩立镪 , 王小勇 , 潘卫军 , 张旭 , 程甘霖 , 戴立群 , 王耕耘 , 卜洪波 , 吴淞波 , 姚瑶 , 樊奔 , 孙启扬 , 谢莉莉 , 谢圣文 , 柴瑞青 , 张芮萌 , 牟帅臣 , 陈瑞明
IPC: H01L27/148
Abstract: 本发明涉及一种大满阱TDI‑CMOS像元结构，属于CMOS图像传感器领域；包括6个CCD电极、4个列间隔离和3个CCD沟道；其中，4个列间隔离和3个CCD沟道均为长方体结构；4个列间隔离和3个CCD沟道交错相邻设置，形成长方体底座；6个CCD电极等间距均匀设置在长方体底座的上表面，且CCD电极的轴向与列间隔离和CCD沟道的轴向垂直；本发明适用于CCD‑CMOS融合型TDI图像传感器，尤其可在不影响电压摆幅、电荷传输效率、抗弥散能力的前提下，增加满阱容量性能。
-
公开(公告)号：CN116979936A
公开(公告)日：2023-10-31
申请号：CN202310875774.8
申请日：2023-07-17
Applicant: 北京空间机电研究所
Inventor： 卜洪波 , 王耕耘 , 韩立镪 , 吴淞波 , 程甘霖 , 戴立群 , 樊奔 , 张旭 , 谢圣文 , 姚瑶 , 潘卫军 , 孙启扬 , 谢莉莉 , 张芮萌 , 柴瑞青 , 陈瑞明
Abstract: 本发明公开了一种总线控制的时钟延时电路，包括：时钟输入端、总线控制输入端、最终输出端、N个延时单元和或门；延时单元包括接收端、发送端、控制端和输出端；各级延时单元通过接收端和发送端进行串接，第一级延时单元的接收端与时钟输入端连接，总线控制输入端包括N个数据位，延时单元的控制端分别与总线控制输入端的各数据位连接；N个延时单元的输出端依次连接或门的输入极，或门的输出极与后级的或门输入极级联，实现最终输出端输出一路信号；总线控制输入端接收外部总线控制信号，通过改变总线控制信号中置高电平的数据位的位置，实现在线控制最终输出端输出的时钟信号的延时时间；实现总线控制信号定量调节时钟信号延迟。
-
公开(公告)号：CN116782046A
公开(公告)日：2023-09-19
申请号：CN202310762773.2
申请日：2023-06-26
Applicant: 北京空间机电研究所
Abstract: 本发明公开了一种成像分辨率可配置多谱段TDI‑CMOS图像传感器，包括：多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路；其中，所述多谱段像元阵列将光信号转换为图像电信号，将图像电信号传输给所述数字binning读出电路；所述数字binning读出电路接收图像电信号，将图像电信号进行数字量化、水平方向数字binning操作，输出处理后数字图像；所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序；所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置，同时检测电路工作状态。本发明满足系统对分辨率和信噪比要求，减少片外数据存储和数据处理的资源占用。
-
公开(公告)号：CN115802189A
公开(公告)日：2023-03-14
申请号：CN202211215872.0
申请日：2022-09-30
Applicant: 北京空间机电研究所
Abstract: 一种双向读出图像传感器的片上列开窗数据提取方法，包括步骤：1、定义起始位置寄存器Start_Column和结束位置寄存器End_Column，2、确定列开窗操作的开窗范围，将起始列位置信息写入Start_Column，结束列位置信息写入End_Column。针对每个列控制电路，执行步骤3～6的操作；3、将Start_Column、End_Column中的位置标号信息分别和当前列控制电路位置寄存器中的位置标号信息进行对比，判断列开窗指令是否对当前列控制电路有效；4、确定当前列控制电路参与开窗的开始列号和结束列号；5、确定当前列控制电路为开窗范围中开始列号所在的列控制电路及其开始列号；6、确定当前列控制电路为开窗范围中结束列号所在的列控制电路及其停止列号；7、提取出外部输入的开窗范围对应的列像素数据。
-
公开(公告)号：CN115389823A
公开(公告)日：2022-11-25
申请号：CN202211037858.6
申请日：2022-08-26
Applicant: 北京空间机电研究所
Inventor： 樊奔 , 徐圣亚 , 卜洪波 , 孙启扬 , 戴立群 , 谢莉莉 , 谢圣文 , 柴瑞青 , 潘卫军 , 王耕耘 , 吴淞波 , 姚瑶 , 翟国芳 , 张旭 , 程甘霖 , 韩立镪 , 陈瑞明
IPC: G01R27/26
Abstract: 本发明公开了一种探测器光电二极管节点电容测试装置和方法，属于光电探测器技术领域。所述方法包括控制开关导通，由外部电源向校准电容和像元阵列光电二极管节点电容充电至第一电压。该方法还包括控制开关断开，并在探测器开始曝光状态后由校准电容向像元阵列光电二极管节点电容供电，多帧曝光使校准电容电压降至第二电压。该方法还包括在每帧曝光后读取探测器输出信号值，多帧曝光结束后测量校准电容的电压变化。
-
Patent Agency Ranking
公开(公告)号：CN104267638B
公开(公告)日：2017-01-25
申请号：CN201410484193.2
申请日：2014-09-19
Applicant: 北京空间机电研究所
IPC: G05B19/042
Abstract: 本发明公开了一种基于时钟管理器和FPGA的串行/解串器时钟源，其工作原理为：FPGA接收背板传输来的主备份时钟信号，由于所采用时钟管理器本身的特点，上电后，FPGA可以输出主备份的时钟信号给第一时钟管理器和第二时钟管理器，第一时钟管理器和第二时钟管理器配置成功后，可以输出同相或不同相位频率的时钟，本发明中FPGA输出8路时钟信号给SerDes，第一时钟管理器和第二时钟管理器输出共8路时钟信号给SerDes，FPGA输出的时钟与两片时钟管理器输出的时钟构成主备份关系，实际工作中可以根据调试结果选择最终的时钟来源，方便设计的灵活性、提高设计的可靠性。
-
公开(公告)号：CN104836989A
公开(公告)日：2015-08-12
申请号：CN201510205945.1
申请日：2015-04-27
Applicant: 北京空间机电研究所
IPC: H04N7/18
Abstract: 本发明提供一种高速多通道快视图像电路，包括：FPGA处理芯片,负责对数据接收和转发；数据收发部分,接收图像数据信号的高速收发器、将图像数据传输到FPGA中,同时也可以发送FPGA生成的数据；Camera Link数据发送部分,通过FPGA把数据转换成与Camera Link协议相匹配的低压差分信号(LVDS),传输到PC机；本发明实现高速多通道图像数据传输,提高了数据传输距离和精度,同时增加总线的数目减少信号的延时或偏移以及相互件的串扰,并且实现数据的高速传输。
-
公开(公告)号：CN104536284A
公开(公告)日：2015-04-22
申请号：CN201410532654.9
申请日：2014-10-10
Applicant: 北京空间机电研究所
IPC: G04G7/00
Abstract: 本发明提供一种遥感相机时钟管理电路，包括：时钟管理芯片，接收时钟输入接口传递的外部时钟信号、向时钟输出接口输出时钟信号；压控晶体振荡器，向时钟管理芯片输出压控时钟信号；无源环路滤波器，接收时钟管理芯片比较外部时钟信号和压控时钟信号得出的电流误差信号，并将电流误差信号转换为电压误差信号输出至压控晶体振荡器的电压控制端，调节压控晶体振荡器的相位。本发明由于时钟管理电路的同步功能，电路板之间传输的高速时钟信号变为频率相对较低的时钟信号，减小高速时钟在传输过程中的对外辐射干扰。
-
公开(公告)号：CN104076896A
公开(公告)日：2014-10-01
申请号：CN201410286180.4
申请日：2014-06-24
Applicant: 北京空间机电研究所
IPC: G06F1/26
Abstract: 一种高等级DDR供电电路，通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻，抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平，从而将高等级LDO电源转换芯片输出电平抬高为所需电平，高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计，通过该发明方法，可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计，解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。
-
公开(公告)号：CN116782046B
公开(公告)日：2025-05-02
申请号：CN202310762773.2
申请日：2023-06-26
Applicant: 北京空间机电研究所
Abstract: 本发明公开了一种成像分辨率可配置多谱段TDI‑CMOS图像传感器，包括：多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路；其中，所述多谱段像元阵列将光信号转换为图像电信号，将图像电信号传输给所述数字binning读出电路；所述数字binning读出电路接收图像电信号，将图像电信号进行数字量化、水平方向数字binning操作，输出处理后数字图像；所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序；所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置，同时检测电路工作状态。本发明满足系统对分辨率和信噪比要求，减少片外数据存储和数据处理的资源占用。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.029 seconds)
