-
公开(公告)号：CN118073425B
公开(公告)日：2024-12-13
申请号：CN202410500105.7
申请日：2024-04-24
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L27/02 , H01L21/336
Abstract: 本申请公开了一种抗电磁环境干扰高可靠LDMOS静电泄放器件、制备方法及芯片，属于半导体技术领域。抗电磁环境干扰高可靠LDMOS静电泄放器件包括：基底；体区，体区内靠近第一侧设有源区和至少一个第一掺杂区，第一掺杂区的掺杂类型和源区的掺杂类型相反；漂移区，漂移区靠近第一侧设有漏区和至少一个第二掺杂区，第二掺杂区的掺杂类型和漏区的掺杂类型相反；栅功能层；第一极性结构，分别与源区、第一掺杂区和栅功能层连接；第二极性结构，分别与漏区和第二掺杂区连接。体区内的第一掺杂区和漂移区内第二掺杂区分别在LDMOS器件内部形成PN结，实现在LDMOS内集成SCR结构，从而调整电流流出路径，提高了LDMOS器件的单位面积静电泄放能力。
-
公开(公告)号：CN118610208A
公开(公告)日：2024-09-06
申请号：CN202411082424.7
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L27/02 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体技术领域，提供一种GGNMOS器件及制造方法、芯片。该器件包括：P型衬底、N型深阱区、P型深阱区、N型轻掺杂区、P型轻掺杂区、P型深扩散区、浅槽隔离区、源区、漏区及栅极；N型轻掺杂区形成于P型深阱区内，P型轻掺杂区及P型深扩散区形成于N型深阱区内，P型深扩散区与P型轻掺杂区的底部相接，源区形成于N型轻掺杂区的表面，漏区形成于P型轻掺杂区的表面；栅极表面的金属层与源区表面的金属层连通，使栅极与源区及P型衬底连接。本发明通过P型深阱区及N型轻掺杂区提高静电释放触发阈值；利用漏区、P型轻掺杂区及N型深阱区构成的NPN结构，对静电电流进行深度泄放，提升抗高压能力。
-
公开(公告)号：CN117498854B
公开(公告)日：2024-06-21
申请号：CN202311220391.3
申请日：2023-09-20
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H03K17/567 , H03K17/04 , H03K17/081
Abstract: 本发明涉及集成电路领域，提供一种IGBT驱动电路及芯片。所述IGBT驱动电路包括死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管。死区产生模块用于基于输入信号生成非交叠的第一控制信号和第二控制信号；电平位移模块用于对第一控制信号进行电平位移处理生成高压域控制信号；延时电路模块用于对第二控制信号进行延时处理生成与所述高压域控制信号的延时相匹配的低压域控制信号；第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下生成轨到轨输出的驱动信号。本发明可实现不同电压域的匹配，提高响应速度，且可实现良好的延时匹配特性，避免第一驱动管与第二驱动管直通，节省功耗。
-
公开(公告)号：CN117877543A
公开(公告)日：2024-04-12
申请号：CN202311668595.3
申请日：2023-12-06
Applicant: 北京智芯微电子科技有限公司
Abstract: 本申请实施例提供一种高速低功耗OTP电阻放大器及芯片，涉及存储器技术领域，OTP电阻放大器包括：采样触发模块、延时模块、复位模块、电源、OTP存储模块、采样放大模块及采样读取模块；采样触发模块、延时模块及采样放大模块依次连接，OTP存储模块与电源连接构成回路，采样触发模块的输出端还与OTP存储模块连接，采样放大模块的输入端与存储模块连接；采样放大模块的输出端与复位模块的输入端及采样读取模块的输入端分别连接，复位模块的输出端与采样触发模块连接。本申请能够根据采样输出，精确控制读取时间，使读取时间最小化，能够当输出稳定后及时关闭读取电路，从而有效降低平均功耗。
-
公开(公告)号：CN117200784A
公开(公告)日：2023-12-08
申请号：CN202311091260.X
申请日：2023-08-25
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H03K19/08 , H03K19/094 , H03K19/173 , H03K19/003
Abstract: 本申请涉及晶体管安全检测技术领域，具体涉及一种IGBT退饱和保护方法及IGBT退饱和保护电路。所述电路包括：栅极驱动模块，用于输出栅极驱动信号，所述栅极驱动信号包括高电平信号和低电平信号；检测电路，用于检测目标IGBT的工作状态，所述目标IGBT的工作状态包括退饱和状态和饱和状态；数字逻辑控制模块，用于控制栅极驱动模块输出高电平信号或低电平信号；用于计时消隐时间和退饱和滤波时间；用于利用检测电路获取目标IGBT的工作状态。采用本发明提供的能够更好的提高退饱和检测电路的响应速度和可靠性。且不需要外接消隐电容，简化了外围的电路，降低了外围元器件的消耗。
-
Patent Agency Ranking
公开(公告)号：CN115939197B
公开(公告)日：2023-05-05
申请号：CN202310061014.3
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
公开(公告)号：CN115528117A
公开(公告)日：2022-12-27
申请号：CN202211436896.9
申请日：2022-11-16
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：SOI衬底，SOI衬底的上层硅为凸字型结构，包括第一凸台和第二凸台；第一凸台被划分为体区和漂移区；氧化场板形成于漂移区上；源区第一导电类型掺杂区形成于靠近体区的第二凸台上；源区第二导电类型掺杂区形成于源区第一导电类型掺杂区上；源极形成于源区第二导电类型掺杂区上；漏区第一导电类型掺杂区形成于靠近漂移区的第二凸台上；漏区第二导电类型掺杂区形成于漏区第一导电类型掺杂区上；漏极形成于漏区第二导电类型掺杂区上。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，提高击穿电压、器件的性能和可靠性。
-
公开(公告)号：CN119644107A
公开(公告)日：2025-03-18
申请号：CN202411656915.8
申请日：2024-11-19
Applicant: 北京智芯微电子科技有限公司
IPC: G01R31/28
Abstract: 本发明涉及集成电路及芯片技术领域，提供一种器件衬底退化监测电路及芯片。所述衬底退化监测电路包括多个并联连接的监测支路，每个监测支路包括高压MOS器件、比较器及选择器，选择器包括第一选择器、第二选择器及第三选择器；高压MOS器件的漏极通过第一选择器连接应力电压，并连接到比较器的第一输入端；高压MOS器件的栅极通过第二选择器连接测试电压，该测试电压为高压MOS器件的栅漏端施加负偏压；高压MOS器件的源极通过第三选择器连接反向的测试电压；每个监测支路的比较器的第二输入端输入基准电压，不同监测支路的比较器的第二输入端输入的基准电压不同。本发明能够支持高压器件及电路的退化监测及预警。
-
公开(公告)号：CN119476179A
公开(公告)日：2025-02-18
申请号：CN202411717730.3
申请日：2024-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: G06F30/392 , G06F30/327 , G06F115/08
Abstract: 本公开涉及芯片IP核及EDA技术领域，具体涉及一种生成集成单元库的方法、装置及集成单元库的数字化方法、装置及芯片。现有IP厂商提供的IP核通常是一个整体模块，仅能提供固定的输入配置参数，无法便捷地根据芯片需求而改变。本公开研发了定制EDA工具，并将IP核进行定制化设计，重构了支持输入的配置参数可灵活配置的定制IP核，并将这些定制IP核集成到不同于传统标准单元库的集成单元库中。由此解决了传统标准单元库在全面性和集成度方面存在的问题，也解决了目前传统POC IP核、IO IP核以及标准单元所存在的问题，从而更好地满足了现代芯片设计的需求。
-
公开(公告)号：CN116781015B
公开(公告)日：2024-06-07
申请号：CN202310518544.6
申请日：2023-05-09
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 灿芯创智微电子技术(北京)有限公司
Abstract: 本发明涉及芯片领域，公开了一种包络检波电路及芯片，该包络检波电路包括：电容充电电流提供模块，用于接收调制信号并在调制信号的控制下为电容提供充电电流；电容放电电流提供模块，与电容充电电流提供模块连接，用于接收调制信号并在调制信号的控制下为电容提供放电电流；电容，电容连接在电容充电电流提供模块或电容放电电流提供模块的两端之间；以及比较模块，用于比较连接电压与预设参考电压，其中，充电电流和放电电流满足使得在调制信号的第一个脉冲周期内连接电压达到小于预设参考电压；以及根据比较结果输出电平信号，以完成对调制信号的包络检波。藉此，实现了包络检波和传输低延时。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.029 seconds)
