-
公开(公告)号：CN103050452A
公开(公告)日：2013-04-17
申请号：CN201210550161.9
申请日：2012-12-17
Applicant: 北京工业大学
IPC: H01L23/31 , H01L23/495 , H01L21/56 , H01L21/60
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32225 , H01L2224/32245 , H01L2224/48227 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/15311 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种再布线高密度AAQFN封装器件及其制造方法。制造形成的再布线高密度AAQFN封装器件的引脚在封装工艺过程中采用蚀刻或者电镀方法形成，采用注塑或者丝网印刷方法在引脚之间的凹槽中配置绝缘填充材料，采用蚀刻方法制作再布线层，并形成独立的引脚，采用塑封材料进行包封，塑封完成后，采用化学镀方法在引脚表面制作第二金属材料层。制造形成的再布线高密度AAQFN具有小的尺寸、高的I/O密度、低的制造成本和良好的可靠性。
-
公开(公告)号：CN103050419A
公开(公告)日：2013-04-17
申请号：CN201210548720.2
申请日：2012-12-17
Applicant: 北京工业大学
CPC classification number: H01L24/97 , H01L2224/32245 , H01L2224/48095 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了具有多圈引脚排列的QFN的制造方法。制造形成的具有多圈引脚排列的QFN的芯片载荷和引脚无需基于事先制作成型的引线框架，而是在封装工艺过程中，有机结合电镀和蚀刻方法形成具有台阶结构的芯片载体和引脚，独立的芯片载体和引脚在封装工艺过程中由配置的绝缘填充材料提供机械支撑和保护，采用绝缘填充材料和塑封材料进行二次包覆密封，制造形成的具有多圈引脚排列的QFN具有高的I/O密度和良好的可靠性。
-
公开(公告)号：CN102354691A
公开(公告)日：2012-02-15
申请号：CN201110344522.X
申请日：2011-11-04
Applicant: 北京工业大学
IPC: H01L23/495 , H01L23/31 , H01L21/48 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种高密度四边扁平无引脚封装及制造方法。本高密度四边扁平无引脚封装包括引线框架，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。金属材料层配置于引线框架上表面和下表面。IC芯片配置于引线框架上表面的金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间。IC芯片通过金属导线分别连接至多圈引脚的内引脚和芯片载体上表面。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层。暴露出封装件结构底面的芯片载体和外引脚具有凸起部分。本发明突破了低I/O数量瓶颈，提高封装可靠性。
-
公开(公告)号：CN105070732B
公开(公告)日：2018-02-16
申请号：CN201510420471.2
申请日：2015-07-16
Applicant: 北京工业大学
IPC: H01L27/146
Abstract: 高像素影像传感器封装结构及其制作方法，所述封装结构包含：分别带有阶梯状收容结构的盖板和支撑盖板，一透明盖板及一带有重布线的晶圆。本发明通过采用刚度较大、强度相对较高的硅或硅基材料作为支撑盖板代替原本的高分子材料的支撑围堰层，解决了高分子聚合物支撑围堰层形成后的均一性差、与接触材料的结合力差等问题，可以减小由于热膨胀系数差异产生的热应力，改善结构中的分层、裂纹等失效。同时，该支撑盖板的高度可以根据实际需求设定，而不局限于几十微米，满足高像素图像传感器对透光盖板与影像传感区间的距离要求。
-
公开(公告)号：CN105070665A
公开(公告)日：2015-11-18
申请号：CN201510420500.5
申请日：2015-07-16
Applicant: 北京工业大学
CPC classification number: H01L2224/11 , H01L21/4853 , H01L21/78
Abstract: 一种晶圆级芯片尺寸封装工艺，其封装工艺流程如下，在晶圆的切割道处进行预切割，切割的深度大于或等于芯片厚度；在该晶圆的背面进行研磨或者蚀刻减薄到芯片厚度，研磨后晶圆分割成单个芯片。该晶圆级薄片封装工艺，采用先完成线路引出，再预切割，最后研磨的工艺，此工艺避免了晶圆裂片，因此可以将晶圆的封装厚度大大降低，而不影响产品良率。
-
Patent Agency Ranking
公开(公告)号：CN103196828B
公开(公告)日：2015-08-12
申请号：CN201310134457.7
申请日：2013-04-17
Applicant: 北京工业大学
IPC: G01N19/04
Abstract: 一种用于测量铜填充TSV孔界面强度的测试方法，属于三维电子封装测试领域。使用纳米压痕仪将TSV电镀铜柱从TSV通孔中压出，得到压出过程中压头上的载荷/位移曲线，并在压出的不同阶段进行卸载再加载，得到卸载、加载曲线。并使用原子力显微镜（AMF）得到卸载后铜柱顶端距TSV转接板上表面的距离。通过分析可以得到界面发生破坏所消耗的能量即界面开裂功，用界面开裂功除以发生破坏界面的面积既可以得到界面的临界应变能释放率。使用该方法可以得到TSV在实际生产过程中不同电镀工艺产生的界面的强度，通过对比选择最适合的电镀工艺，以提高TSV在服役过程中的可靠性。
-
公开(公告)号：CN104465581A
公开(公告)日：2015-03-25
申请号：CN201410677818.7
申请日：2014-11-23
Applicant: 北京工业大学
IPC: H01L23/488 , H01L23/31 , H01L21/50 , H01L21/60
CPC classification number: H01L2224/13
Abstract: 本发明公开了一种低成本高可靠性芯片尺寸CIS封装，属于半导体封装领域。所述的封装结构包括：1.盖板，在盖板正面制作有空腔结构；2.晶圆，其包含晶圆正面和晶圆背面；3.功能区和焊盘都分布在晶圆正面，其中焊盘分布在功能的周边，并实现导通；4.键合胶，位于盖板和晶圆之间，将二者键合在一起；5.在晶圆背面依次制作有钝化层、金属层、防焊层，通过上述结构组成的重分布线路层，将焊盘与焊球实现导通；7.焊球，位于重分布线路层上。本发明在降低封装结构厚度的同时，还减小了结构中的应力。其次，通过利用防焊层将边缘处的金属层进行包裹，提高了切割的良率。最后，增强了金属层和焊盘结合力和稳定性，提高了结构可靠性。
-
公开(公告)号：CN104409429A
公开(公告)日：2015-03-11
申请号：CN201410677097.X
申请日：2014-11-23
Applicant: 北京工业大学
CPC classification number: H01L2224/11
Abstract: 本发明公开了一种带应力牺牲结构的芯片封装结构及封装方法，属于半导体芯片封装领域。该封装结构包括：1.玻璃；2.晶圆，其中在晶圆正面预制有IC和I/O；3.支撑墙，通过在玻璃正面制作支撑墙结构，将玻璃正面和晶圆正面键合在一起；4.在晶圆背面依次制作有钝化层、金属层、防焊层，通过上述结构组成的重分布线路层，将晶圆正面的I/O与晶圆背面的焊球实现导通。通过本发明实施的封装结构，首先，通过改变晶圆背面的重分布线路层同晶圆正面的I/O的连接方式，降低了金属层在拐角处的应力，这样改善了金属层在拐角处的裂纹断裂等失效；另外，通过选用干膜作为支撑墙的材料，改进了工艺步，同时避免了晶圆正面污染的问题。
-
公开(公告)号：CN102543937B
公开(公告)日：2014-01-22
申请号：CN201110457533.9
申请日：2011-12-30
Applicant: 北京工业大学
IPC: H01L23/498 , H01L23/495 , H01L23/31 , H01L21/48 , H01L21/56 , H01L21/50
CPC classification number: H01L21/4828 , H01L21/4825 , H01L21/561 , H01L21/563 , H01L23/3121 , H01L23/49541 , H01L23/49575 , H01L23/49582 , H01L23/49861 , H01L24/16 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2224/16145 , H01L2224/32145 , H01L2224/32245 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/45565 , H01L2224/48091 , H01L2224/48095 , H01L2224/48227 , H01L2224/48247 , H01L2224/73204 , H01L2224/73265 , H01L2224/92127 , H01L2224/92242 , H01L2224/92247 , H01L2224/97 , H01L2924/12042 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2924/00014 , H01L2924/00012 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2224/45664
Abstract: 本发明公开了一种芯片上倒装芯片封装及制造方法。本封装包括引线框架、第一、第二金属材料层、母IC芯片、具有凸点的子IC芯片、绝缘填充材料、粘贴材料、下填料和塑封材料。引线框架包括芯片载体和引脚。金属材料层配置于引线框架上表面和下表面。绝缘填充材料配置于引线框架的台阶式结构下。母IC芯片通过粘贴材料配置于引线框架上表面的第一金属材料层位置，具有凸点的子IC芯片倒转焊接配置于母IC芯片的有缘面上。下填料配置于母IC芯片与具有凸点的子IC芯片之间。塑封材料包覆母IC芯片、具有凸点的子IC芯片、粘贴材料、下填料、第一金属导线和引线框架。本发明提供了基于QFN封装的高可靠性、低成本、高I/O密度的三维封装结构。
-
公开(公告)号：CN102543907B
公开(公告)日：2014-01-22
申请号：CN201110460400.7
申请日：2011-12-31
Applicant: 北京工业大学
IPC: H01L23/31 , H01L23/495 , H01L23/367 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/16245 , H01L2224/32245 , H01L2224/48247 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/18161 , H01L2924/30107 , H01L2924/3011 , H01L2224/81 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种热增强型四边扁平无引脚倒装芯片封装及制造方法。本封装包括引线框架、第一金属材料层、第二金属材料层、具有凸点的IC芯片、绝缘填充材料、粘贴材料、散热片、导热隔片和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。第一金属材料层和第二金属材料层分别配置于引线框架上表面和下表面。具有凸点的IC芯片倒装焊接配置于引线框架上表面的第一金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。导热隔片通过粘贴材料配置于IC芯片与芯片载体之间。散热片通过粘贴材料配置于IC芯片无缘面上。通过塑封材料包覆形成封装件。本发明提供了一种高可靠性、低成本、高I/O密度的QFN封装。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.027 seconds)
