-
公开(公告)号:CN115632064A
公开(公告)日:2023-01-20
申请号:CN202211323489.7
申请日:2022-10-27
Applicant: 北京大学
IPC: H01L29/423 , H01L29/49 , H01L29/06 , H01L29/161 , H01L29/78
Abstract: 本发明公开了一种全围绕金属栅结构的制备方法,该方法利用在超晶格有源区刻蚀后,选择性外延一层与超晶格SiGe的Ge含量一致的SiGe层,形成SiGe包裹的Si纳米片堆叠结构。回填氧化硅并CMP后,在平坦的顶部进行非晶硅假栅工艺,在假栅去除环节,去除非晶硅假栅后,对SiGe进行选择性腐蚀,在Si纳米片堆叠结构周围形成与假栅沟槽相连的孔槽结构。该方法降低了假栅的深宽比,可以有效改善假栅图形化均匀性和边缘粗糙度,并避免对有源区侧壁造成损伤。填充HKMG时,仅在Si纳米片堆叠结构周围形成围栅结构,并与顶部的矩形金属栅连线连接,降低了高阻金属导致的寄生电阻和栅线条间的寄生电容,有效提高电路速度。
-
公开(公告)号:CN114141813A
公开(公告)日:2022-03-04
申请号:CN202111281360.X
申请日:2021-11-01
Applicant: 北京大学
Abstract: 本发明公开了一种基于Bi2O2Se的多模态感存算一体系统及其实现方法。本发明将多个Bi2O2Se场效应晶体管集成在一起,基于器件的多模态传感特性、多模态突触可塑性和非线性抑制神经元特性,分别作为传感器、突触器件和神经元器件使用,由此构建多模态感存算一体系统,从而实现同种材料相同器件结构的传感模块、存储模块以及计算模块的片上一体化集成。
-
公开(公告)号:CN113013257A
公开(公告)日:2021-06-22
申请号:CN202110205069.8
申请日:2021-02-24
Applicant: 北京大学
IPC: H01L29/792 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种无隧穿氧化层的纳米线型突触晶体管及其制备方法,属于面向神经形态计算应用的突触器件领域。所述无隧穿氧化层的纳米线型突触晶体管采用氮化硅和氧化铪双俘获层的设计,使得该电荷俘获型突触器件既可以模拟长时程的突触可塑性,又可以模拟短时程的突触可塑性,从而极大地丰富了突触晶体管的功能。此外通过改变编程方式,即通过一次编程,而后改变电荷俘获位置而不是电荷俘获量的方式,以及无隧穿氧化层和高k/金属栅组合,降低突触器件的操作电压。这种具备低压操作优势和可以模拟多功能突触可塑性的基于电荷俘获机制的突触晶体管有望应用到未来大规模人工神经网络中。
-
公开(公告)号:CN111564499B
公开(公告)日:2021-03-23
申请号:CN202010430132.3
申请日:2020-05-20
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/10 , H01L29/423
Abstract: 本发明公开了一种低压多功能电荷俘获型突触晶体管及其制备方法,属于面向神经网络硬件化应用的突触器件领域。本发明采用氮化硅和氧化铪双俘获层结构来在单一器件上同时实现短长时程突触可塑性,从而丰富了突触器件的功能;三栅纳米线结构有利于增强界面电场,从而降低了界面处FN隧穿宽度,增强了界面处隧穿几率,降低了操作电压和器件功耗。另外,器件具有完全的CMOS材料以及工艺兼容性,这些优良的器件特性使得其有潜力应用到未来大规模神经网络计算系统中。
-
公开(公告)号:CN111697048A
公开(公告)日:2020-09-22
申请号:CN201910187276.8
申请日:2019-03-13
Applicant: 北京大学
IPC: H01L29/04 , H01L29/78 , H01L23/552
Abstract: 本发明公开了一种提高FinFET器件抗总剂量辐照性能的方法。该方法利用氧化层陷阱电荷密度和界面态的晶向依赖性,在版图设计时通过适当调整器件摆放方向,确保FinFET器件沟道晶向为 ,使得总剂量辐照在制备得到的FinFET器件中产生的氧化层陷阱电荷密度和界面态密度更低,从而减少总剂量辐照对FinFET器件的影响,提高FinFET器件抗总剂量辐照性能。
-
-
公开(公告)号:CN106952959B
公开(公告)日:2020-04-03
申请号:CN201710156420.2
申请日:2017-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公布了一种锗硅沟道鳍式场效应晶体管及其制备方法。该锗硅沟道鳍式场效应晶体管通过热氧化形成体在绝缘层上(BOI)结构,切断了源漏间的泄漏电流通道,能够有效抑制器件的泄漏电流,并且比SGOI FinFET具有更小的埋氧层面积,可以改善散热效果。另外,在氧化过程中利用锗聚集技术有利于提高沟道中锗组分,提高载流子迁移率,从而提高开态电流。
-
公开(公告)号:CN106290475B
公开(公告)日:2018-08-28
申请号:CN201610624865.4
申请日:2016-08-02
Applicant: 北京大学
Abstract: 本发明公开了一种自选择修饰的纳米线生物传感器及其制备方法。本发明的纳米线生物传感器包括:半导体衬底、隔离层、有源层、层间介质、接触孔、金属互联、钝化层、修饰窗口、探针测试窗口和背面电极;本发明在纳米线沟道上形成修饰窗口,待测分子具有优异的自选择性,只会特异性地与纳米线沟道表面的‑OH基团成键,对于修饰窗口内其他无‑OH基团的疏水性表面则不会产生修饰;在纳米线沟道的表面,生物分子的修饰密度高,信号强度高,感知灵敏度高;并完全通过定义修饰窗口的位置来调控要修饰的区域;背面电极的引入可以实现对纳米线沟道的电势状态的调整,以实现最灵敏的感知;完全和与传统集成电路制造技术相兼容,工艺简单,成本代价小。
-
-
公开(公告)号:CN104362251B
公开(公告)日:2017-01-04
申请号:CN201410601162.0
申请日:2014-10-30
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种阻变存储器及其制备方法,属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括一衬底,衬底上设置绝缘层和底电极,在底电极上设有隔离层和第一层阻变薄膜,所述隔离层形成凹槽状器件区域,所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状,第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层,第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层,顶电极设置在第二层阻变薄膜上。本发明在常规RRAM制备工艺基础上结合侧墙制备和腐蚀工艺,较方便地制得真空隔离层,有效抑制阻变器件与周围隔离材料的氧交换,并自然形成双层结构,进而极大的提高阻变器件的保持特性、耐久性和一致性。
-
-
-
-
-
-
-
-
-