-
公开(公告)号:CN105164812B
公开(公告)日:2018-01-09
申请号:CN201380071355.3
申请日:2013-01-24
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7834 , H01L21/225 , H01L21/2652 , H01L21/28238 , H01L21/30604 , H01L21/31 , H01L21/31116 , H01L29/0623 , H01L29/1095 , H01L29/4236 , H01L29/66621 , H01L29/66666 , H01L29/66734 , H01L29/7813 , H01L29/7841
Abstract: 本发明涉及半导体装置以及半导体装置的制造方法。半导体装置具有:第一导电型的接触区域、第二导电型的主体区域、第一导电型的漂移区域、沟槽、绝缘膜、栅电极以及第二导电型的浮置区域。沟槽从半导体基板的表面贯通接触区域以及主体区域而形成,其底部位于漂移区域内。绝缘膜覆盖沟槽的内面。栅电极以被绝缘膜覆盖的状态收纳于沟槽内。浮置区域设置于漂移区域内的比沟槽的底部深的位置,并且与沟槽的底部相邻。浮置区域具有与沟槽的底部相邻的第一层以及设置于比第一层深的位置的第二层。第一层的宽度宽于第二层的宽度。
-
公开(公告)号:CN107431093A
公开(公告)日:2017-12-01
申请号:CN201680017258.X
申请日:2016-03-10
Applicant: 丰田自动车株式会社
Abstract: 半导体装置具备:漏极区(1);漂移层(2),其由与所述漏极区相比杂质浓度较低的第一导电型半导体构成;基极区(4),其由第二导电型半导体构成;源极区(5),其由高浓度的第一导电型半导体构成;接触区(6),其由被设为高浓度的第二导电型半导体构成;沟槽栅结构,其被配置在沟槽(7)的入口侧且具有被配置到与所述基极区相比而较深处为止的第一栅绝缘膜(8a)、与第一栅电极(9a),并包含底部绝缘膜(8b);源电极(10),其与所述源极区以及所述接触区电连接;漏电极(12),其被配置在所述漏极区的背面侧。所述沟槽被配置到与所述基极区相比而较深处为止。此外,所述第一栅绝缘膜由与所述底部绝缘膜相比介电常数较高的绝缘材料构成。
-
公开(公告)号:CN103890954B
公开(公告)日:2016-10-26
申请号:CN201280051533.1
申请日:2012-10-17
CPC classification number: H01L29/4236 , H01L21/047 , H01L21/28008 , H01L21/823487 , H01L29/0619 , H01L29/0623 , H01L29/1608 , H01L29/41741 , H01L29/42368 , H01L29/66068 , H01L29/66666 , H01L29/7806 , H01L29/7813 , H01L29/7827
Abstract: 一种半导体装置,其具有半导体衬底,所述半导体衬底包括:体区域;漂移区;沟槽,其从所述半导体衬底的表面延伸穿过所述体区域进入所述漂移区;以及源极区域,所述源极区域被定位为在暴露于所述半导体衬底的所述表面的范围内与所述沟槽邻接,所述源极区域通过所述体区域而与所述漂移区隔离。特定层配置在所述沟槽的底部上,并且它具有在所述特定层与所述漂移区之间的接合部分处形成耗尽层的特性。绝缘层覆盖所述特定层的上表面和所述沟槽的侧壁。导电部形成在所述沟槽的所述侧壁的一部分上。所述导电部被接合至所述特定层,且到达所述半导体衬底的所述表面。
-
公开(公告)号:CN102844867B
公开(公告)日:2015-08-05
申请号:CN201280001099.6
申请日:2012-02-06
IPC: H01L29/10 , H01L29/78 , H01L29/739 , H01L29/16 , H01L21/336 , H01L29/66
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66348 , H01L29/7397
Abstract: 一种SiC器件包括反型MOSFET,其具有:按照顺序叠置的衬底(1)、漂移层(2)以及基底区域(3);基底区域(3)的上部中的源极和接触区域(4、5);穿透源极和基底区域(4、3)的沟槽(6);沟槽(6)中的栅极绝缘膜(8)上的栅电极(9);与源极和基底区域(4、3)耦合的源电极(11);衬底(1)的背面上的漏电极(13);以及多个深层(10),所述深层位于漂移层(2)的上部中、比沟槽(6)更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层(10)在深度方向上具有杂质浓度分布,并且在施加栅电压时,在沟槽侧上的深层(10)的一部分中提供反型层。
-
公开(公告)号:CN102403338B
公开(公告)日:2014-08-20
申请号:CN201110281178.4
申请日:2011-09-14
IPC: H01L29/36 , H01L29/78 , H01L21/265 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/086 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068
Abstract: 一种SiC半导体器件,包括:按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3);第一和第二源极区(4a,4b)和基极区中的接触层(5);穿透所述源极和基极区的沟槽(6);沟槽中的栅电极(8);覆盖栅电极,具有接触孔的层间绝缘膜(10);经由所述接触孔与所述源极区和所述接触层耦合的源电极(9);衬底上的漏电极(11);以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅,且高浓度的第二源极区具有被层间绝缘膜覆盖的部分,该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。
-
公开(公告)号:CN102856382A
公开(公告)日:2013-01-02
申请号:CN201210226273.9
申请日:2012-06-29
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0865 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66068 , H01L29/7825 , H01L29/7827
Abstract: 本发明涉及一种碳化硅半导体器件。在碳化硅半导体器件中,多个沟槽(7)具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽(7)均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与(11-20)平面和(1-100)平面中的一个平面成第一锐角,所述第二侧壁与(11-20)平面和(1-100)平面的所述一个平面成第二锐角,并且所述第一锐角小于所述第二锐角。第一导电类型区(5)仅与每个所述沟槽(7)的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触,并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。
-
公开(公告)号:CN104380442B
公开(公告)日:2017-05-31
申请号:CN201380031331.5
申请日:2013-06-06
IPC: H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L29/66068 , H01L21/02529 , H01L21/0455 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L29/045 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/7827
Abstract: 在SiC半导体装置的制造方法中,通过外延生长在沟槽(6)内形成p型层(31)之后,通过氢蚀刻,将p型层(31)仅保留在沟槽(6)的底部及两末端部,从而形成p型SiC层(7)。即,去除p型层(31)中形成在沟槽(6)的侧面的部分。由此,能够不通过倾斜离子注入来形成p型SiC层(7)。因此,不需要另行进行倾斜离子注入,因此能够抑制移动离子注入装置等制造工序变得麻烦的情况,能够抑制制造成本。此外,还没有离子注入引起的缺陷损坏,因此能够抑制漏极泄漏,能够切实地防止在沟槽(6)的侧面残留p型SiC层(7)。因此,能够制造能够同时实现高耐压和高开关速度的SiC半导体装置。
-
公开(公告)号:CN104885194A
公开(公告)日:2015-09-02
申请号:CN201380040446.0
申请日:2013-09-24
Applicant: 丰田自动车株式会社
IPC: H01L21/04
CPC classification number: H01L21/0485 , H01L21/30604 , H01L21/32133
Abstract: 半导体装置的制造方法包括:通过将金属作为技术电极材料沉积在SiC半导体基板(4)的表面上的绝缘层的开口内侧,形成电极金属层;在形成电极金属层之后,通过蚀刻绝缘层,使形成在绝缘层中的开口的内壁表面与电极金属层之间的间隙加宽;并且在蚀刻了绝缘层之后,通过加热SiC半导体基板和所述电极金属层,使所述电极金属层与所述SiC半导体基板之间形成欧姆接触。
-
公开(公告)号:CN104380471A
公开(公告)日:2015-02-25
申请号:CN201380031045.9
申请日:2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
公开(公告)号:CN103460388A
公开(公告)日:2013-12-18
申请号:CN201280016150.0
申请日:2012-09-04
IPC: H01L29/12 , H01L21/336 , H01L29/78
CPC classification number: H01L29/66666 , H01L21/3065 , H01L29/1608 , H01L29/34 , H01L29/4236 , H01L29/66068 , H01L29/7813
Abstract: 一种碳化硅半导体器件的制造方法,包括:在碳化硅衬底(1)上形成漂移层(2);在所述漂移层(2)的表面部分上或表面部分中形成基极层(3);在所述基极层(3)的表面部分中形成源极区(4);形成沟槽(6),以穿透所述基极层(3)并且到达所述漂移层(2);在所述沟槽(6)中的所述栅极绝缘膜(7)上形成栅极电极(8);形成电连接至所述源极区(4)和所述基极层(3)的源极电极(9);以及在所述衬底(1)的背侧表面上形成漏极电极(11)。形成所述沟槽(6)包括:对衬底表面进行平坦化,并且在平坦化之后蚀刻以形成所述沟槽(6)。
-
-
-
-
-
-
-
-
-