-
公开(公告)号：CN117059649A
公开(公告)日：2023-11-14
申请号：CN202310531077.0
申请日：2023-05-11
IPC: H01L29/06 , H01L29/16 , H01L29/66 , H01L29/739 , H01L29/78 , H01L29/423
Abstract: 本发明提供半导体装置及其制造方法。半导体装置(1)具备设在单元部(10A)和边界部(10B)的第2导电型的多个连接区域(17)。多个连接区域在半导体层(10)的厚度方向上配置在多个底区域(14、15)与体区域(18)之间，与多个底区域及体区域相接，至少沿着一个方向隔开间隔反复配置，由此在这些间隔中配置有漂移区域(16)。
-
公开(公告)号：CN103348478A
公开(公告)日：2013-10-09
申请号：CN201280008329.1
申请日：2012-02-06
IPC: H01L29/10 , H01L29/78 , H01L29/739 , H01L29/16 , H01L21/336 , H01L29/66
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66348 , H01L29/7397
Abstract: 一种SiC半导体器件，包括：半导体开关元件，其具有：按照以下顺序叠置的衬底（1）、漂移层（2）以及基底区域（3）；在基底区域（3）中的源极区域（4）和接触区域（5）；从源极区域（4）的表面延伸以穿透基底区域（3）的沟槽（6）；沟槽（6）中的栅极绝缘膜（8）上的栅电极（9）；与源极区域（4）和基底区域（3）电耦合的源电极（11）；衬底（1）的背面上的漏电极（13）；以及多个深层（10），所述深层位于漂移层（2）的上方部分中、比沟槽（6）深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层（10）具有上方部分和下方部分（10b，10a）。上方部分（10b）的宽度小于下方部分（10a）的宽度。
-
公开(公告)号：CN118352391A
公开(公告)日：2024-07-16
申请号：CN202410034699.7
申请日：2024-01-10
Inventor： 登尾正人
IPC: H01L29/78 , H01L29/423
Abstract: 半导体装置具有沟槽栅构造。第2杂质区域(17)的从第1抵接区域(171)的边界部(171a、171b)朝向另一个沟槽的部分为直线状部(173a、173b)，第2抵接区域(172)的从边界部(172a、172b)朝向一个沟槽的部分为直线状部(174a、174b)。一个沟槽和与第1抵接区域相连的两个直线状部之间的两个角度中的一个角度小于90°，另一个角度为90°以下。另一个沟槽和与第2抵接区域相连的两个直线状部之间的两个角度中的一个角度小于90°，另一个角度为90°以下。
-
公开(公告)号：CN115732558A
公开(公告)日：2023-03-03
申请号：CN202211016832.3
申请日：2022-08-24
Inventor： 登尾正人
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 在半导体器件中，外周区(RO)具有在漂移层(2)的表面层部分中设置有多个第二导电型保护环(21)的保护环部(RG)。保护环具有围绕单元区(RC)的框架形状。保护环部还设置有从保护环朝向衬底(1)延伸的多个保护环柱区(22)。在沿着单元区和外周区的预定截面中，每个保护环柱区在沿着衬底的平面方向的一个方向上具有比保护环的宽度小的宽度。为每个保护环提供至少两个保护环柱区。半导体器件能够抑制击穿电压过度降低。
-
公开(公告)号：CN119584609A
公开(公告)日：2025-03-07
申请号：CN202411120256.6
申请日：2024-08-15
Abstract: 半导体装置具备：半导体衬底，具有形成有晶体管的元件区域；层间绝缘膜，设在半导体衬底上；以及半导体层，设在层间绝缘膜上。半导体层具有：第1导电型的第1半导体层，与晶体管的栅极连接；第2导电型的第2半导体层，与第1半导体层连接；以及第1导电型的第3半导体层，与第2半导体层连接并且与晶体管的低电位端子连接。
-
Patent Agency Ranking
公开(公告)号：CN116722034A
公开(公告)日：2023-09-08
申请号：CN202310189575.1
申请日：2023-03-02
IPC: H01L29/423 , H01L29/78
Abstract: 半导体装置(1)具备衬底(10)、第1导电型的漂移层(12)、多个栅极电极(26)以及多个第2导电型的重复区域(40)。设穿过栅极电极(26)的排列方向上的栅极电极(26)的中心并且在衬底(10)的厚度方向上延伸的中心线为单元中心线(Oc)，在栅极电极(26)的排列方向上，设相邻的单元中心线(Oc)彼此之间的距离为单元间距(Pc)，设穿过栅极电极(26)的排列方向上的重复区域(40)的中心并且在衬底(10)的厚度方向上延伸的中心线为重复中心线(Or)，在栅极电极(26)的排列方向上，设相邻的重复中心线(Or)彼此之间的距离为重复间距(Pr)，单元间距(Pc)与重复间距(Pr)不同。
-
公开(公告)号：CN102844867B
公开(公告)日：2015-08-05
申请号：CN201280001099.6
申请日：2012-02-06
IPC: H01L29/10 , H01L29/78 , H01L29/739 , H01L29/16 , H01L21/336 , H01L29/66
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66348 , H01L29/7397
Abstract: 一种SiC器件包括反型MOSFET，其具有：按照顺序叠置的衬底（1）、漂移层（2）以及基底区域（3）；基底区域（3）的上部中的源极和接触区域（4、5）；穿透源极和基底区域（4、3）的沟槽（6）；沟槽（6）中的栅极绝缘膜（8）上的栅电极（9）；与源极和基底区域（4、3）耦合的源电极（11）；衬底（1）的背面上的漏电极（13）；以及多个深层（10），所述深层位于漂移层（2）的上部中、比沟槽（6）更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层（10）在深度方向上具有杂质浓度分布，并且在施加栅电压时，在沟槽侧上的深层（10）的一部分中提供反型层。
-
公开(公告)号：CN115881787A
公开(公告)日：2023-03-31
申请号：CN202211183593.0
申请日：2022-09-27
IPC: H01L29/41 , H01L23/488 , H01L29/06 , H01L29/40
Abstract: 一种半导体器件包括：具有半导体元件和表面电极的有源区，表面电极由布线电极材料提供，并且在与所述半导体芯片的表面相邻的一侧上连接到所述半导体元件；和焊盘设置区，其具有由布线电极材料提供的焊盘。焊盘设置区在垂直于半导体芯片表面的方向上与有源区重叠。在焊盘设置区与有源区重叠的部分，焊盘通过隔离绝缘膜布置在表面电极上，使布线电极材料为两层，以提供双层布线电极结构。在有源区不与焊盘设置区重叠的部分，表面电极具有由单层布线电极材料组成的单层布线电极结构。
-
公开(公告)号：CN102844867A
公开(公告)日：2012-12-26
申请号：CN201280001099.6
申请日：2012-02-06
IPC: H01L29/10 , H01L29/78 , H01L29/739 , H01L29/16 , H01L21/336 , H01L29/66
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66348 , H01L29/7397
Abstract: 一种SiC器件包括反型MOSFET，其具有：按照顺序叠置的衬底（1）、漂移层（2）以及基底区域（3）；基底区域（3）的上部中的源极和接触区域（4、5）；穿透源极和基底区域（4、3）的沟槽（6）；沟槽（6）中的栅极绝缘膜（8）上的栅电极（9）；与源极和基底区域（4、3）耦合的源电极（11）；衬底（1）的背面上的漏电极（13）；以及多个深层（10），所述深层位于漂移层（2）的上部中、比沟槽（6）更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层（10）在深度方向上具有杂质浓度分布，并且在施加栅电压时，在沟槽侧上的深层（10）的一部分中提供反型层。
-
公开(公告)号：CN111463277A
公开(公告)日：2020-07-28
申请号：CN202010050572.6
申请日：2020-01-17
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/423
Abstract: 一种半导体器件包括倒置型半导体元件，该倒置型半导体元件包括：半导体衬底(1)；形成于半导体衬底上的第一导电类型层(2)；形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4)；形成于第一导电类型层上并具有线性形状部分的JFET(3)部分；形成于电场阻挡层和JFET部分上的电流分散层(5)；形成于电场阻挡层和JFET部分上的深层(7)；形成于电流分散层和深层上的基区(6)；形成于基区上的源区(8)；包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极(13)并布置成条形形状的沟槽栅极结构；层间绝缘(14)；源电极(15)；以及形成于半导体衬底的背表面侧上的漏电极(16)。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.044 seconds)
